XilinxIP核_block_memory_generator（2） 控制器, 嵌入式, 模型

yuyang911220

。

圖4-124 Xilinx真正雙端口塊RAM的示意模型
真正雙端口RAM模式在很多應用中可以增加存儲帶寬。例如，在包含嵌入式處理器MiroBlaze和DMA控制器系統中，采用真正雙端口RAM模式會很方便；相反，如果在這样的一個系統中，采用簡單雙端口RAM模式，當處理器和DMA控制器同時訪問RAM時，就會出現問題。真正雙端口RAM模式支持處理器和DMA控制器同時訪問，這個特性避免了采用仲裁的麻煩，同時極大地提高了系統的帶寬。
一般來講，在單個塊RAM實現的真正雙端口RAM模式中，能達到的最寬數據位为36比特*512，但可以采用級聯多個塊RAM的方式實現更寬數據位的雙端口RAM。當兩個端口同時向同一個地址單元寫入數據時，寫沖突將會發生，這样存入該地址單元的信息將是未知的。要實現有效地向同一個地址單元寫入數據，A 端口和B端口時钟上升沿的到來之間必須滿足一個最小寫周期時間間隔。因为在寫時钟的下降沿，數據被寫入塊RAM中，所以A端口時钟的上升沿要比B端口時钟的上升沿晚到來1/2個最小寫時钟周期，如果不滿足這個時間要求，則存入此地址單元的數據無效。
4）ROM模式
塊RAM還可以配置成ROM，可以使用存儲器初始化文件（.coe）對ROM進行初始化，在上電後使其內部的內容保持不變，即實現了ROM功能。
5）FIFO模式
FIFO即先入先出，其模型如圖4-125所示。在FIFO具體實現時，數據存儲的部分是采用簡單雙端口模式操作的，一個端口只寫數據而另一個端口只讀數據，另外在RAM（塊RAM和分布式RAM）周圍加一些控制電路來輸出指示信息。FIFO最重要的特征是具備“滿（FULL）”和“空（EMPTY）”的指示信號，當FULL信號有效時（一般为高電平），就不能再往FIFO中寫入數據，否則會造成數據丟失；當EMPTY信號有效時（一般为高電平），就不能再從FIFO中讀取數據，此時輸出端口處於高阻態。


圖4-125 Xilinx FIFO模塊的示意模型
2．塊RAM IP Core的使用
塊RAM已在本書第3章有過介紹，這裏就不再贅述。
3．ROM存儲器IP Core的使用
對於ROM模塊，主要是生成相應的.coe文件。下面以一個實例介紹如何借助MATLAB生成ROM的.coe文件。
例4-8 生成定點正餘弦波形數值，形成.coe文件並加載到塊ROM中。
整體過程主要分为下面的3步。
首先，利用MATLAB計算出正餘弦波形的浮點值，並量化16比特的定點波形數值：
x= linspace(0,6.28,1024); //在區間[0,6.28]之間等間隔地取1024個點
y1=cos(x); //計算相應的正餘弦值
y2=sin(x);
//由於正餘弦波形的值在[0,1]之間，需要量化成16比特，先將數值放大
y1=y1*32678;
y2=y2*32768;
//再將放大的浮點值量化，並寫到存放在C盤的文本中
fid = fopen('c:/cos_coe.txt', 'wt');
fprintf(fid, '%16.0f\n', y1); //在寫文件的時候量化成16比特
fclose(fid)
fid = fopen('c:/sin_coe.txt', 'wt');
fprintf(fid, '%16.0f\n', y2);
fclose(fid)
其次，生成coe文件。在C盤根目錄下，將cos_coe.txt和sin_coe.txt的後綴改成.coe，打開文件，把每一行之間的空格用文本的替換功能換成逗號“,”，並在最後一行添加一個分號“;”。最後在文件的最開始添加下面兩行：
memory_initialization_radix=10;
memory_initialization_vector =
然後保存文件退出。
最後，將coe文件加載到BLOCKROM所生成的ROM中。新建一個BLOCKRAM的IP core，其位置为“Memories & Storage Elements RAMs & ROMS Block Memory Generator v2.4”，在第一頁選擇single port rom，在第二頁選擇位寬为16、深度为1024，在第三頁下載coe文件，如圖4-126所示，然後雙擊“Finish”，完成IP core的生成。如果coe文件生成的不對，圖中用橢圓標志之處是紅色的，coe文件錯誤的類型主要有數據基數不對和數據的長度不對這兩類。


圖4-126 塊ROM加載coe文件的用戶配置界面