求助, AES密码算法在FPGA上的实现. AES, FPGA, 算法, 密码, 求助

smart099

我想用Spartan 3E 来实现 AES算法.代码已写好,但管脚数量不够,
AES_128需要128位明文输入,128位密文输出以及128位密钥入.即并行输入的话需要至少300多个管脚.
大家有没有好点的方式介绍一下,或者有谁做过AES在FPGA上实现的能否介绍点相关资料. 谢谢!!

smart099

另外, 实现后想通过PC终端来控制实现于FPGA的AES128算法,即,用PC终端发送明文至FPGA,处理完毕后,PC终端获得加密后的官方.
是用hyperterminal来实现吗?如果是的话,是不是需要将UART的HDL程序和AES128一起综合到FPGA中?

第一次用FPGA, 请不吝赐教!!