Vivado高效设计案例分享大赛---18.. 从模型到IP 模型

pengpengpang

前面我们曾经使用Vivado套件的IP创建工具创建了一个自己的IP（http://xilinx.eetrend.com/blog/6248 ）。如果我们有一些设计是在System Generator中完成的，那是不是还要先生成网表或者HDL文件，然后再导入创建的IP工程中呢？在新版的System Generator for Vivado里面，我们可以直接把模型编译为IP，并添加到Vivado的IPI列表中去了。
       首先，在Simulink中完成System Generator模型的设计与验证工作，然后在编译时把编译选项改成IP列表，如图1所示。

图1  改变SG的编译选项为输出IP

       然后点击图1中的Settings，可以配置要输出的IP的属性，如图2所示。

图2 IP属性选项

       可以看到图2中待产生的IP的名字是没法更改的，因为目前它被限制为与模型的名字保持一致，所以如果要改名的话，最快捷的办法是直接把模型另存为需要的名字然后再产生IP。
       然后就可以点击图1中的Generate按钮，进行IP的生成了。这期间也许会遇到一些错误提示，点击Simulink错误信息里面的链接，可以直接打开错误日志，如图3所示。不得不说，这一点比以前方便了很多，不至于再跑到一堆生成的文件里面把那个错误log给揪出来了。

图3 错误日志

       图3中的错误Could not locate Xilinx IP Repository估计很多人第一次都会遇到，而且有点丈二和尚摸不着头脑的感觉。既然Vivado安装的时候没有添加这样的一个环境变量，那么我们怎么找到它呢？然后检查了一下工程路径，貌似也没有非Ascii字符、空格和数字开头。这应该不是Vivado安装的问题，错误提示有时候也会误导人的。抱着试试看的想法，把图1中的目标路径从./netlist改成了我制定的另一个绝对路径，例如D:\FPGA之类的，然后再编译，画了不到10s中的时间，IP编译成功了！如图4所示。看来默认路径是不好使的，大家都把结果存在./netlist里面，搞不好还会互相覆盖，到后面全乱了。

图4 编辑完成之后的提示

       编译完成之后的的提示很详细，一共4步，把怎么使用这个生成的IP全讲清楚了。其实既然IP已经生成了，Vivado IPI就不管它是怎么来的了，通通加入IP列表就能使用了，所以如果不清楚的话可以参考http://xilinx.eetrend.com/blog/6248最后面的两个图，因为设计流程的标准化，我们只要掌握一种IP的生成和调用方法就能触类旁通了，不管这个新的IP是自己编写HDL生成的，模型生成的还是Vivado HLS生成的。