首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

请教

zaizhanjianghu2 该用户已被删除
1#
打印
tT
zaizhanjianghu2发表于 2008-4-14 12:46 | 只看该作者

请教

请教

请教：VHDL语言有用吗？哪些方面用到VHDL语言。

收藏 分享 评分
回复 引用

订阅 TOP

论坛元老

Rank: 8Rank: 8

UID
136199 
性别
男 
2#
caopengly发表于 2008-4-14 13:17 | 只看该作者

这个是硬件描述语言，用于数字电路设计的，比如芯片设计、FPGA设计等

是非常有用的语言。

在DSP，ASIC，IPcore，FPGA等方面广泛使用，不过现在verilog有代替vhdl的趋势。

这个版主不太冷 =========================== 我的中电网博客：http://blog.chinaecnet.com/u/20/index.htm
回复 引用

TOP

返回列表