仿真库是存储已编译设计单元的目录，modelsim中有两类仿真库，一种是工作库，默认的库名为work,另一种是资源库。Work库下包含当前工程下所有已经编译过的文件。所以编译前一定要建一个work库，而且只能建一个work库。资源库存放work库中已经编译文件所要调用的资源，这样的资源可能有很多，它们被放在不同的资源库内。例如想要对综合在cyclone芯片中的设计做后仿真，就需要有一个名为cyclone_ver的资源库。 映射库用于将已经预编译好的文件所在的目录映射为一个modelsim可识别的库，库内的文件应该是已经编译过的，在Workspace窗口内展开该库应该能看见这些文件，如果是没有编译过的文件在库内是看不见的。
建立仿真库的方法有两种。一种是在用户界面模式下，点File->New->Library出现下面的对话框，选择anew library and a logical mapping to it,在LibraryName内输入要创建库的名称，然后OK，即可生成一个已经映射的新库。另一种方法是在Transcript窗口输入以下命令：
vlibwork
vmap workwork
图4建立仿真库 如果要删除某库，只需选中该库名，点右键选择Delete即可。
需要注意的是不要在modelsim外部的系统盘内手动创建库或者添加文件到库里；也不要modelsim用到的路径名或文件名中使用汉字，因为modelsim可能无法识别汉字而导致莫名其妙的错误。
3.3.2编写与编译测试文件 在编写Testbench之前，最好先将要仿真的目标文件编译到工作库中，点Compile->Compile或，将出现下面的对话框，
图5编译目标文件 在Library中选择工作库，在查找范围内找到要仿真的目标文件(Library选择刚才建立的库，查找范围选择目标文件所在的文件夹)，然后点Compile和Done；或在命令行输入vlogCounter.v。此时目标文件已经编译到工作库中，在Library中展开work工作库会发现该文件。
当对要仿真的目标文件进行仿真时需要给文件中的各个输入变量提供激励源，并对输入波形进行的严格定义，这种对激励源定义的文件称为Testbench，即测试台文件。下面先讲一下Testbench的产生方法。
方法一：我们可以在modelsim内直接编写Testbench，而且modelsim还提供了常用的各种模板。具体步骤如下：
⑴执行File->New->Source->verilog，或者直接点击工具栏上的新建图标，会出现一个verilog文档编辑页面，在此文档内设计者即可编辑测试台文件。需要说明的是在Quartus中许多不可综合的语句在此处都可以使用，而且testbench只是一个激励源产生文件，只要对输入波形进行定义以及显示一些必要信息即可，切记不要编的过于复杂，以免喧宾夺主。
⑵Modelsim提供了很多Testbench模板，我们直接拿过来用可以减少工作量。在verilog文档编辑页面的空白处右键点ShowLanguage Templates然后会出现一个加载工程，接着你会发现在刚才的文档编辑窗口左边出现了一个LanguageTemplates窗口,见下图。
图6 应用模板生成Testbench文件 双击CreatTestbench会出现一个创建向导，见下图。
图7创建向导 选择SpecifyDesignUnit工作库下，work工作库下的目标文件，点Next,出现下面对话框：
图8设置Testbench向导 可以指定Testbench的名称以及要编译到的库等，此处我们使用默认设置直接点Finish。这时在Testbench内会出现对目标文件的各个端口的定义还有调用函数接下来，设计者可以自己往Testbench内添加内容了(有注释的为添加的内容)，然后保存为.v格式即可。按照前面的方法把Testbench文件也编译到工作库中。
图9生成及修改后的Testbench文件 |
