首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

stm32时钟分析(2)

stm32时钟分析(2)

  • static void RCC_Config(void)
  • {
  • /* 这里是重置了RCC的设置,类似寄存器复位 */
  • RCC_DeInit();
  • /* 使能外部高速晶振 */
  • RCC_HSEConfig(RCC_HSE_ON);
  • /* 等待高速晶振稳定 */
  • HSEStartUpStatus = RCC_WaitForHSEStartUp();
  • if (HSEStartUpStatus == SUCCESS)
  • {
  •     /* 使能flash预读取缓冲区 */
  •     FLASH_PrefetchBufferCmd(FLASH_PrefetchBuffer_Enable);
  •     /* 令Flash处于等待状态,2是针对高频时钟的,这两句跟RCC没直接关系,可以暂且略过 */
  •     FLASH_SetLatency(FLASH_Latency_2);
  •     /* HCLK = SYSCLK 设置高速总线时钟=系统时钟*/
  •     RCC_HCLKConfig(RCC_SYSCLK_Div1);
  •     /* PCLK2 = HCLK 设置低速总线2时钟=高速总线时钟*/
  •     RCC_PCLK2Config(RCC_HCLK_Div1);
  •     /* PCLK1 = HCLK/2 设置低速总线1的时钟=高速时钟的二分频*/
  •     RCC_PCLK1Config(RCC_HCLK_Div2);
  •     /* ADCCLK = PCLK2/6 设置ADC外设时钟=低速总线2时钟的六分频*/
  •     RCC_ADCCLKConfig(RCC_PCLK2_Div6);
  •     /* Set PLL clock output to 72MHz using HSE (8MHz) as entry clock */
  •     //这句很关键
  •     /* 利用锁相环讲外部8Mhz晶振9倍频到72Mhz */
  •     RCC_PLLConfig(RCC_PLLSource_HSE_Div1, RCC_PLLMul_9);
  •     /* Enable PLL 使能锁相环*/
  •     RCC_PLLCmd(ENABLE);
  •     /* Wait till PLL is ready 等待锁相环输出稳定*/
  •     while (RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET)
  •     {}
  •     /* Select PLL as system clock source 将锁相环输出设置为系统时钟 */
  •     RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK);
  •     /* Wait till PLL is used as system clock source 等待校验成功*/
  •     while (RCC_GetSYSCLKSource() != 0x08)
  •     {}
  • }
  •     /* Enable FSMC, GPIOD, GPIOE, GPIOF, GPIOG and AFIO clocks */
  •     //使能外围接口总线时钟,注意各外设的隶属情况,不同芯片的分配不同,到时候查手册就可以
  • RCC_AHBPeriphClockCmd(RCC_AHBPeriph_FSMC, ENABLE);
  • RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOD | RCC_APB2Periph_GPIOE |
  •                          RCC_APB2Periph_GPIOF | RCC_APB2Periph_GPIOG |
  •                          RCC_APB2Periph_AFIO, ENABLE);
  • }


由上述程序可以看出系统时钟的设定是比较复杂的,外设越多,需要考虑的因素就越多。同时这种设定也是有规律可循的,设定参数也是有顺序规范的,这是应用中应当注意的,例如PLL的设定需要在使能之前,一旦PLL使能后参数不可更改。
经过此番设置后,由于我的电路板上是8Mhz晶振,所以系统时钟为72Mhz,高速总线和低速总线2都为72Mhz,低速总线1为36Mhz,ADC时钟为12Mhz,USB时钟经过1.5分频设置就可以实现48Mhz的数据传输。
一般性的时钟设置需要先考虑系统时钟的来源,是内部RC还是外部晶振还是外部的振荡器,是否需要PLL。然后考虑内部总线和外部总线,最后考虑外设的时钟信号。遵从先倍频作为CPU时钟,然后在由内向外分频,下级迁就上级的原则有点儿类似PCB制图的规范化要求,在这里也一样

注:

STM32中,连接在APB1(低速外设)上的设备有:电源接口、备份接口、CANUSBI2C1I2C2UART2UART3SPI2、窗口看门狗、Timer2Timer3Timer4


连接在APB2(高速外设)上的设备有:GPIO_A-EUSART1ADC1ADC2ADC3TIM1TIM8SPI1ALL


程序举例:


APB1(低速外设)


RCC_APB1PeriphClockCmd(RCC_APB1Periph_CAN, ENABLE);


APB2(高速外设)


RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOA , ENABLE);


RCC_APB2PeriphClockCmd(RCC_APB2Periph_USART1 | RCC_APB2Periph_GPIOA  , ENABLE);

继承事业,薪火相传
返回列表