首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

» Xilinx 技术论坛 (Xilinx Technical Discussion Foru) » 怎样能使两个相同的信号不被优化成一个信号呢？

返回列表回复发帖

怎样能使两个相同的信号不被优化成一个信号呢？

注册会员

Rank: 2

UID: 129921
性别: 男

1^#

字体大小: tT

zouhairong发表于 2006-1-12 16:45 | 只看该作者

怎样能使两个相同的信号不被优化成一个信号呢？

在设计中经常有这种情况，一个信号同时赋给2个信号，做不同的使用。但是在综合时往往会被优化成一个，与设计者的思路不一致，使用起来也不够灵活，怎么解决呢？

收藏分享评分

回复引用

贵宾

Rank: 2

UID: 125453
性别: 男

2^#

brave_d发表于 2006-1-16 20:02 | 只看该作者

在一个模块中定义两个output，就不会被综合成一个信号了。

没有个性就是个性

回复引用

注册会员

Rank: 2

UID: 129921
性别: 男

3^#

zouhairong发表于 2006-1-18 10:37 | 只看该作者

谢谢你的答复。不过，我说的这种情况是在模块内部，不能定义成input或output，而这个模块又很难拆分成更小的模块。我曾想用attribute语句来解决这个问题，但是没找到合适的方法。。。。

回复引用