嵌入式系统VGA显示接口的系统实现，软硬件解决方案 解决方案, 人机界面, 显示器, 嵌入式, 附加值

porereading

• 设计摘要

在许多嵌入式系统中，为了实现良好的人机界面，这就对系统的MCU和显示设备提出了更高的要求。若能用低速的MCU实现和PC机类似的显示效果，将会大幅度提高产品的附加值。目前，带有VGA接口和类VGA的显示设备随处可见，若能以此类设备作为各种嵌入式系统的显示器，也可提高各种嵌入式设备人机界面的通用性。本项目采用FPGA器件和带有VGA接口的显示器，实现适用于各种嵌入式系统的显示接口，使得低速的MCU不需要增加过多开销即可采用VGA接口设备作为显示器。

• 硬件结构图

系统硬件结构图如图1所示：

图1系统硬件结构图

三、软件介绍
系统软件分为两个部分：MCU软件模块和FPGA软件模块。MCU软件模块主要负责将要显示数据传送给FPGA，主要实现的功能是在VGA显示器上打点（在指定的行坐标、列坐标出以某一指定的颜色显示一个点），在此功能的基础之上实现划线、矩形填充、显示图片的功能。FPGA模块主要负责接收MCU模块发送的数据，并将接收到的数据通过内部的写FIFO单元存入外接的SDRAM存储器中，然后再通过内部的读FIFO单元从SDRAM中将数据取出送到VGA数模转换模块，同时FPGA模块还要提供VGA显示所需要的HS、VS、SYNC等扫描信号。

1、FPGA软件模块介绍
FPGA模块的软件主要有以下几部分组成。

• FPGA顶层模块：

FPGA顶层模块主要定义了FPGA与外围的MCU、SDRAM、VGA数模转换的接口。各引脚的具体定义如表１和图1所示。

表１

方向	名称	描述
Input	clk	输入时钟５0M
Input	rst_n	异步复位，低有效
Input	a0	数据地址选择，低表示地址
Input	we	写信号，上升沿有效
Input	re	RE，读信号，下降沿有效
Input	ce	片选，低有效
input	[15:0]data1616	时序接口，数据线
output	dclk	输出时钟40M，给ＶＧＡ
output	hs_sig	列同步信号
output	vs_sig	行同步信号
output	red_sig[4:0]	红信号
output	green_sig[5:0]	绿信号
output	blue_sig[4:0]	蓝信号
output	sdram_clk	SDRAM时钟信号
output	sdram_cke	SDRAM时钟有效信号
output	sdram_cs_n	SDRAM片选信号
output	sdram_ras_n	SDRAM行地址选通脉冲
output	sdram_cas_n	SDRAM列地址选通脉冲
output	sdram_we_n	SDRAM写允许位
output	sdram_ba[1:0]	SDRAM的L-Bank地址线
output	sdram_addr[１２:0]	SDRAM地址总线
inout	sdram_data[15:0]	SDRAM数据总线
output	sdram_udqm	SDRAM高字节屏蔽
output	sdram_ldqm	SDRAM低字节屏蔽

图1　FPGA软件顶层模块

下一页 剩余页