首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

» Xilinx 技术论坛 (Xilinx Technical Discussion Foru) » 输入信号和输出信号延迟过长，如何改进？

返回列表回复发帖

输入信号和输出信号延迟过长，如何改进？

注册会员

Rank: 2

UID: 518213
性别: 女

1^#

字体大小: tT

susan_liulei发表于 2008-5-16 11:30 | 只看该作者

输入信号和输出信号延迟过长，如何改进？

信号, 延迟, 过长, 输出, 改进

发现我的设计中，输入信号稳定到输出信号稳定需要100ns，希望能改进，但不知从何下手？
请高手指点！

收藏分享评分

回复引用