作者：Steve Leibson, 赛灵思战略营销与业务规划总监
以下是今日SemiWiki博客节选部分，标题为“有关基于FPGA原型时间缩减的更多介绍”，作者Don Dingee：
“做专用基于FPGA原型系统的收敛（如[Synopsys] HAPS- DX ...）与使用通用工具处理通用FPGA的收敛不同。时钟分布、握手、引脚复用的细微差别—所有这些在设计上都是为了增强以FPGA形式所表示的ASIC设计分区和调试可视性—意味着优化只能通过细节之处来体现。Synopsys公司一直寻求数分钟内得出原型结果的方案，而不是在数小时，即使是在大规模设计方面。
部分答案是在Linux主机上提高多核处理，但真正有效的是使用新型分区引擎加上经过优化的HDL编译，解决在HAPS中设计的问题。更优化的综合策略则必须考虑硬件原型系统的拓扑结构。
ProtoCompiler使用被Scott[Troy Scott, Synopsys基于FPGA的原型设计软件的产品营销经理]称作“延迟I/O计划”的策略，利用的是HAPS设计以及Xilinx FPGA的相关知识。利用两组定义约束，考虑HAPS平台和ASIC设计，综合工具就可以更为迅速地处理并完成收敛。
阅读有关Don的完整博客，请点击此处。
© Copyright 2014 Xilinx Inc.
如需转载，请注明出处 |
