- UID
- 856476
|
今天弄了个时钟采集系统!时钟过高时出现了诸多问题,系统由3个MCU与一片CPLD构成!CPLD时钟由10MHz峰值3.3V正弦波输入,MCU采集实时时间!
问题来了,首先要对时钟源整形提供3.3V方波时钟信号!其次CPLD部分程序有点异常,可能没对CPLD深入了解吧!再次由CPLD输出数据总线传输信号给3pcsMCU距离较远,高达5Mhz,近二十厘米!中间走了些弯路,有些仍未果!回顾下吧!
其一,10MHz正弦波转换为3.3V方波,简单二极管钳位下输入给比较器,就业没看手册选了个LM393,问题来了频率达不到,无法正常输出!于是改为三极管开关电路,使用最为普通的三极管接地电路,9018,信号未果!理想和实际是又差距的,由于晶体管基极电荷存储积累效应,使晶体管从开导断有一个过渡过程,不能用于中高频开关。基极电阻并个470pF电容,加个泄流电阻好像可以,后改为发射级跟随开关电路,开关速度快,适合中高频电路。问题得解但波形输出有些逊色,选为高速电压比较器估计更好些!
其二,CPLD计数脉冲程序写入上升沿高电平计数竟然有问题,CPLD引脚输出时有三电平输出(0V、2V,3.3V),以为频率过快造成,使用信号发生器代替时钟问题依旧搞不懂怎么回事,后改为下降压低电平计数问题解决,有待继续查阅相关资料!
其三,PCB问题,20cm的5M信号传输,勉强可以,但估计阻抗不匹配有些杂波,可以使用,后续解决!
频率稍高点,就不一样了! |
|