定时器中断---那些年我们一起玩mini2440(arm9)裸机 定时器, 晶体管, 振荡器, 精密, 开关

yuchengze

（时钟体系）
时钟概念：
★时钟脉冲：一个按一定电压幅度，一定时间间隔连续发出的脉冲信号；

★时钟频率：在单位时间（如：1秒）内产生的时钟秒冲数；
时钟的作用：
时钟信号是时序逻辑的基础，它用于决定逻辑单元中的状态何时更新。数字芯片中众多的晶体管都工作在开关状态，它们的导通和关断动作无不是按照时钟信号的节奏进行的。

时钟的作用（简洁版）
系统中的设备需要有个时间来和它进行同步—即靠时钟！
时钟的产生-晶振
晶振：晶体振荡器，是用石英晶体精密切割做成。
优点：振荡频率非常稳定；振荡频率很准确；结构简单、噪声低。
缺点：生产成本高，交货周期较长，不利于客户加快产品上市时间，而且难以获得非常标准的频率。

时钟产生-PLL
PLL:（锁相环）合成器是一种更为复杂的系统时钟源。通过PLL合成器需要一个外部晶体并包含一个能够对晶体的特定频率加倍或分频的集成锁相环PLL电路。

S3C2440时钟体系
S3C2440的主时钟晶振来自外部晶振（XTIPLL）,或者是外部时钟（EXTCLK）。时钟生成器包含了一个振荡器（振荡放大器），其连接外部晶振，可以产生需要的高频，通过引脚OM[3:2]来决定时钟源时Crystal还是EXTCLK.

S3C2440时钟体系
S3C2440有两个PLL1)MPLL和(2)UPLL，
UPLL专用于USB设备。
MPLL 用于CPU及其他外围器件。
通过MPLL会产生三个部分的时钟频率：FCLK、HCLK、PLCK.
FCLK:用于CPU核；
HCLK：用于AHB（常用于高速外设）总线的设备，比如：SDRAM；
PCLK:用于APB(常用于低速外设)总线的设备,比如：UART.

       时钟启动流程：
1.上电几毫秒后，外部晶振输出稳定，FCLK=外部晶振频率（12MHZ）,nRESET
信号恢复高电平后，CPU开始执行命令。

2.在设置MPLL的几个寄存器后，需要等待一段时间（Lock Time）,MPLL的输出才稳定。在这段时间（Lock Time）内，FCLK停振，CPU停止工作。
Lock Time的长短由寄存器LOCKTIME设定。

3.Lock Time之后,MPLL输出正常，CPU工作在新的FCLK（如：400MHZ）下。

寄存器：
设置S3C2440的时钟频率就是设置相关的几个寄存器：
1.LOCKTIME寄存器
2.MPLLCON寄存器
3.CLKDIVN寄存器

寄存器-LOCKTIME
MPLL启动后需要等待一段时间（Lock Time）,使得其输出稳定。
位[31:16]用于UPLL,
位[15:0]用于MPLL.
使用缺省值0xffff ffff


寄存器-MPLLCON
该寄存器用于设置FCLK(cpu的时钟频率)与Fin的倍数(Fin：输入的时钟频率)
位[19:12]的值称为MDIV
位[9:4]的值称为PDIV
位[1:0]的值称为SDIV

FCLK与Fin的计算关系式如下：
MPLL(FCLK) = (2*m*Fin)/(p*2^s)
其中：m= MDIV+8  ,p=PDIV+2 , s= SDIV

寄存器-CLKDIVN
该寄存器用于设置FCLK、HCLK、PCLK三者的比例
★  HDIVN:位[2:1],用来设置HCLK与FCLK比例关系
★  PDIVN:位[0],用来设置PCLK与HCLK比例关系

例如：
FCLK：HCLK：PCLK=4:2:1
FCLK=400MHZ(主频)
HCLK=200M
PCLK=100M
巧计，速记2图：
图1：

图2：

S3C2440定时器
S3C2440共有5个16位的定时器。其中定时器0、1、2、3有PWM功能，他们都有一个输出引脚，可以通过定时器来控制引脚周期性的高、低电平变化；
定时器4没有输出引脚。

S3C2440定时器
定时器部件的时钟源为--PCLK,（经过两次分频）
首先通过两个8位的预分频器降低频率：定时器0、1共用第一预分频器，
定时器2、3、4公用第二个预分频器。
再次预分频器的输出将进入第二级分频器，它们输出5种频率的时钟：2分频、4分频、8分频、16分频或者外部时钟TCLK0、TCLK1，每个定时器的工作时钟也可以从这5种频率中选择。

定时器初始化：步骤：
1.定时器时钟频率
（定时器的时钟频率需要经过两次的分频）例如：定时器的时钟频率50--表示：每一秒钟把定时器的初始值减去50；
2.设置定时器计数值；
--即设置定时器的初始值（比较值为0）
3.设置中断处理函数；--即定时器到时间时去处理什么函数

定时器输出时钟频率 =PCLK/{prescaler value+1} /{divider value}
{prescaler  value} =0 ~255 (第一次预分频通过TCFG0设置)
{divider value} = 2, 4, 8, 16 (第二次预分频通过TCFG1设置)