首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

» FPGA/CPLD可编程逻辑 » 【求助】静态时序分析与时序仿真？

返回列表回复发帖

【求助】静态时序分析与时序仿真？

新手上路

Rank: 1

UID: 803922

1^#

字体大小: tT

zhn009发表于 2010-3-3 23:16 | 只看该作者

【求助】静态时序分析与时序仿真？

静态, 时序, 仿真, 求助

自己做了一个工程，静态时序分析的结果CLK信号的SLACK是负值（-7.399ns），书上说该值是负值时说明时序不对，但是我感觉时序仿真的结果是对的。是不是时序仿真波形正确就不用管静态时序分析的结果了？请高手指点！

收藏分享评分

回复引用