首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

在Altera的FPGA中如何验证设计

注册会员

Rank: 2

UID
114321 
性别
男 
1#
打印
tT
stream33发表于 2005-5-31 16:08 | 只看该作者

在Altera的FPGA中如何验证设计

Altera, FPGA, 验证, 设计
请教：


将设计编译下载后，可以用signaltap逻辑分析仪实时捕获节点或引脚的信号，来验证设计是否正确。但对于一个设计来说，如何对已经下载到FPGA中的设计加激励？signaltap逻辑仪可以对信号加激励吗？
收藏 分享 评分
回复 引用

订阅 TOP

返回列表