首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

» DSP技术 » xilinx FPGA block RAM的一个问题

返回列表回复发帖

xilinx FPGA block RAM的一个问题

论坛元老

Rank: 8 Rank: 8

UID: 1029342
性别: 男

1^#

字体大小: tT

yuyang911220发表于 2016-7-17 23:10 | 只看该作者

xilinx FPGA block RAM的一个问题

我在使用xilinx FPGA block RAM时里面涉及到一个问题，地址递增有没有最小的地址建立时间呢？或者说有没有什么理论依据建立这种时序关系，让地址递增最快？

收藏分享评分

继承事业，薪火相传

回复引用