Vivado高效设计案例分享大赛---12. 说一说Vivado和ISE的关系 处理器, 外设

pengpengpang

Vivado开发套件横空出世已经两年时间了，但是还有一些网友搞不太清楚Vivado和ISE的区别与联系，所以我们今天简要总结一下它们直接的关系。
1. 已经有了强大的ISE套件，为什么还要Vivado?
      因为28nm和之后更高级工艺的FPGA/AP SOC越来越复杂了，包括3D互联、28GB速度以上的I/O、内嵌内核处理器和外设、混合信号设计等，所以需要全新的算法进行综合、实现等功能，所以使用Vivado是专门针对7系列和以后系列的FPGA/AP SOC进行高效设计的工具，特别是最近提出的UltraFast设计方法，能够极大地提高开发效率。ISE在支持老版本器件的基础上，目前也支持7系列/ZYNQ的设计，但是效率不能和Vivado相比（所以才有了我们这次大赛）。
2. ISE套件里面那么多工具都去哪里了？
包括Project Navigator，XST，CORE Generator，Timing Constraints Editor，ISim，ChipScope™ Analyzer，Xilinx Power Analyzer，FPGA Editor，PlanAhead™，和SmartXplorer等等这些工具都被集成在Vivado IDE一个开发环境里面了，这样节省了大量的调用新程序、打开、保存再关闭返回的时间。System Generator的界面和在Matlab/Simulink中的开发调试方法变化不太明显，但是它的设计与生成在集成到Vivado开发流程中后，设计的效率也提高了很多。此外，Vivado套件中增加了独一无二的高层次综合工具Vivado HLS，可以把现有的复杂的C/C++/System C语言代码快速转换为可以综合的RTL，能够大大提升开发效率，缩短产品的上市时间。当然对于初学者的话，必要的HDL编程技能还是要掌握的。
3. 兼容性问题
以前在ISE设计中使用的基于原理图（.sch）和结构化设计向导（.xaw）的方法和文件在Vivado里面都不再支持了。不过这也正常，毕竟原理图这样的设计方法不容易实现很复杂的功能。大部分IP都能正常兼容，有一些比较老的IP还是有一定的兼容性问题，需要在Vivado里面使用IP的升级向导。约束文件：从ucf变成了统一的xdc格式，二者不兼容，无法把ucf导入到xdc之中，需要重新建立约束文件。综上所述，如果是正在用ISE进行的设计，就暂时不要升级；如果是针对7系列/ZYNQ的设计，就使用Vivado体验最新的开发技术。
4. Vivado的学习资料
如果会使用ISE，明白了FPGA的开发流程，则使用Vivado能够很快上手；新手的话最好先去Xilinx的网站等看看入门的视频教程。在Xilinx Documentation Navigator这个工具里面，有全部的产品手册、用户指南、参考设计、教程等。然后就是我们这次大赛的博客和论坛交流了，有各种各样的图文等教程和例子。