huoxingshu1218 当前离线
中级会员
这个图是quartus在线逻辑分析仪仿真出来的，其中，wr，rd，mcu_cs均是51单片机上的，在我的记忆中读，写信号是不能同时为低的。但是现在···，
此信号为从fpga连续读数据是仿真到的，并不是所有的rd时都出现这个，但是还是很多的，三次出现一次吧。
其中我们已经在fpga与单片机 的片选，读，写之间加了一个电阻，并且，再单独仿真接口时，是没有出现此状况的
订阅 TOP
此信号是在连续读的情况下，一个读有效的时序，但是wr变低是不定期地出现，想知道其原因。。
TOP
