第一部分将重点介绍有关PLL的基本概念，同时描述基本PLL架构和工作原理，另外，我们还将举例说明PLL在通信系统中的用途。最后，我们将展示一种运用ADF4111频率合成器和VCO190-902T电压控制振荡器的实用PLL电路。在第二部分中，我们将详细考察与PLL相关的关键技术规格：相位噪声、参考杂散和输出漏电流。导致这些因素的原因是什么，如何将其影响降至最低?它们对系统性能有何影响?
最后一部分将详细描述构成PLL频率合成器的各个模块以及ADI频率合成器的架构。同时还将简要总结目前市场上有售的频率合成器和VCO，同时列出ADI的现有产品。
PLL基本原理
锁相环是一种反馈系统，其中电压控制振荡器和相位比较器相互连接，使得振荡器频率(相位)可以准确跟踪施加的频率或相位调制信号的频率。锁相环可用来从固定的低频信号生成稳定的输出频率信号。首批锁相环由法国工程师de Bellescize在20世纪30年代初实现。然而，直到20世纪60年代中期，集成式PLL成为一种成本相对较低的元件之后，锁相环才得到市场的广泛认可。
一般而言，可以把锁相环分析为一种带一个正向增益项和一个反馈项的负反馈系统。
如果将一个线性元件(如四象限乘法器)用作鉴相器并且环路滤波器和VCO也为模拟元件，则将其称为模拟或线性PLL (LPLL)。
如果使用的是数字鉴相器(EXOR栅极或J-K触发器)并且所有其他元件保持不变，则系统称为数字PLL (DPLL)。
如果PLL完全用数字模块构建而成，不带任何无源元件或线性元件，则称为全数字PLL (ADPLL)。
最后，有了数字化的信息，再加上足够快的处理能力，也可以在软件域开发PLL。PLL功能由软件执行并在DSP上运行。这称为软件PLL (SPLL)。
根据图2，当系统使用PLL来生成高于输入的频率时，VCO会以角频率ωD振荡。该频率/相位信号的一部分会通过分频器以1/N的比率回馈到误差检测器。这种经过分频的频率会馈入误差检测器的一个输入端。本例中，另一路输入为固定参考频率/相位。误差检测器会比较两个输入端的信号。当这两个信号输入的相位和频率相等时，误差为零，环路则处于“锁定”条件下。如果我们只看误差信号，则可得到以下等式。 |
