|
- UID
- 824598
|
使出吃奶的劲儿找出的毛病，解决起来倒是轻而易举。虽然板子上没预留上拉电阻的位置，但是所用的FPGA支持在它的IO管脚上可以选择开通上拉或下拉电阻，只要在它的合成限制文件中指明即可。
急忙修改了FPGA，加上这个电阻。样机改好后，不敢再大意，又重新测试了一遍，确认正常。这时早已过了下班时间。我径直把样机拿到机房，插到软件组用的机架上，接好光缆，确认面板上相关的指示灯转为绿色后，才离开。
软件的那个哥们已经走了。我给他发了电邮，通知改动情况以及现在样机位置和状态，告诉他可以接着试了。我相信他一定在网上挂着，可以看到。
前方道路上的暗堡已经清除，现在，就看他的了！
。。。
两个小时后，我在家里收到了他发来的电邮。标题栏里写了个大大的“PING＂．打开邮件，是他从终端上拷贝下来的测试结果，满篇的惊叹号看得我眼睛发花，心怦怦直跳。。。已经不用再去读他写的是什么了。
PING 了！
。。。
向克丝蒂通报这个结果时她已经知道了。没有祝贺之类的表示，她反而对我发出了一连串的质问：
“为什么解决这样一个问题用了这么长的时间？”
“为什么没有让戴维他们复核一下你的FPGA设计？”
“为什么在设计中没有考虑到这些情况？”
“。。。”？
“。。。”？
这些天攒在她哪儿的那点儿火，终于有机会发出来了！
“对不起，这个结果得记到你今年员工考核的记录中去！”最后她说。
。。。
公司每年都要对员工的表现和成绩进行考核，半年小结，全年总结。用“低于期望”，“团队主体”， “优异表现”等三级来划分各项考核项目。考核的结果对奖金，工资以及级别晋升都有影响。
我没有分辨。尽管她的质问并不都在理。
虽然没有让戴维他们复核FPGA的设计，但是我们已经进行了全面的功能模拟。这要比人工检查Verilog代码要更全面彻底。
因为是功能模拟，像上拉电阻这类的东西就只是在相应的端口简单地设一个“１”， 反应不出这种“只有效一个周期”的情况。自然也发现不了这个问题。
。。。
“不是我们无能，而是这个电阻 太狡猾。。。”
但说这些都毫无意义。让一个上拉电阻耽误了这么多天，真是“窝囊”的可以！今天的结果，和原来的期望相差太远。可以用“惨胜”来形容。无论对她，还是对我，都难以接受。
几天后，按惯例又举行了“PING party”。 但我却没有以往的兴奋。冰激凌吃到嘴里感到索然无味。
这本来应是一个多星期之前就吃上的！
看着周围谈笑的同事，我却笑不出来。有人前来说一句“Congratulations!”，我也不知回答什么是好。
我突然想起了美国电影“遥远的桥”中那个整天叼着雪茄的美国佬：
这个美军１０１空降师的上校，带着部队赶到了那座预定抢占的大桥桥头，却因一步之差，眼睁睁的看着德国人把它炸成了碎片。他对部下连哄带骂，对友军连求带吓，费劲九牛二虎之力，总算把桥又架了起来。可是已经比原订计划整整晚了六个小时。看着桥上隆隆通过的车队，欢呼的士兵，他却笑不出来，铁青着脸，骂了一句：“Shit!”.
“。。。一个上拉电阻！”，我愤愤地想着。
。。。
几个月以后，到了员工考核总结的时候。在克丝蒂给我填写的考核表格中，我并没看到她说过要写的东西。多数考核项目都是“团队主体”的水平，有几项还给予了“优异”的评价。她还说，我现在的工资水平已经处于这个级别的上限，调整空间不大了。她已经着手申请给我调整级别，这样，有利于以后的涨工资。。。
谁都有着急上火的时候，她能这么做，就还是个好同志！对不？至于以前说过什么，咱就甭计较了吧！是吧？呵呵！
不过，这个上拉电阻的事，我算记住了！ |
|
