[求助]FPGA开发主要用VHDL还是Verilog HDL呢？ VHDL, FPGA, Verilog, 开发, 求助

walkman416

开始学习FPGA方面知识， 请问用VHDL还是VerilogHDL好些？

vincent

这个问题好多人问过

Vhdl你叫规范,而verilog比较灵活,一般工作以后,很多的公司都是使用后者的.

刚开始学的话,我觉得可能vhdl比较好入手

xlei82

Verilog好入门

也比较灵活，要是入门的话，建议从Verilog入手

不过，Vhdl的程序应该也能看懂

csz

我们上学时学的是VHDL，现在用的人也不少呀。