首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

二进制数字输出的频率比较器电路图

二进制数字输出的频率比较器电路图

下图所示的简单电路,可以用于替代大型配套频率计数器,它使用了 4 块芯片,对两个脉冲链的频率进行快速比较。如果 Fl 大于F2,电路就会输出二进制的"0" ,如果 Fl 小于 F2 ,就会产生二进制的“ 1 ”。该电路基本原理是:较高频率脉冲链的二个前沿将不可避免地互相及时跟随,而不会插人来自其他脉冲链的前沿。此电路使用两对触发器以及IC2和IC3作为2位二进制计数器。一个双单稳多振器IC1,由持续期间产生的大约 100ns的脉冲峰值来标志输人脉冲的前沿。该电路把每个脉冲峰值流祸合到计数器的时钟输人端和其他的复位输人端。
返回列表