Jun 15 Altera: 怎样缩短ASSP设计周期和冲破风险壁垒 Jun, 壁垒, ASSP, Altera, 周期

silverwolf7516

怎样缩短ASSP设计周期和冲破风险壁垒网络研讨会     （2006-6-15 10:00-12:00）	● 查看座谈详情
【 座谈简介 】：随着处理节点开发成本的增加，新产品面市的投入也急剧攀升。此外，产品出现失误而没有满足市场需求，或者导致ASIC重制，都会给竞争对手创造机会。ASSP公司已经认识到利用FPGA来演示其知识产权（IP）的好处。现在，他们首先利用FPGA来发售产品，然后再采用结构化ASIC，他们发现这种方法能够极大的提高产品成功的概率。在此次网络研讨会上，Altera将介绍Stratix II FPGA和HardCopy II结构化ASIC是怎样帮助您打破ASSP产品设计周期和风险瓶颈的。
请登记参加本次在线座谈
用户名： 　　密码： 　　◆ 注册中电网会员