Xilinx FPGA在配置时CCLK是如何产生的
|
 
- UID
- 105480
- 性别
- 男
|
Xilinx FPGA在配置时CCLK是如何产生的
Xilinx FPGA在配置时CCLK是如何产生的 看到这个时钟，它是FPGA输出的，但不知如何产生，其频率是固定的吗 与外部晶振有关吗 请高手指教。 |
|
|
|
|
|
|
- UID
- 804187
|
|
|
|
|
|
|
- UID
- 525288
- 性别
- 男
|
master模式，是fpga从CCLK输出
slave模式，是外部输入到CCLK，可以是晶振，或者别的控制方式 |
|
|
|
|
|
|
- UID
- 862073
|
| 频率在ISE中可以配置，就在生成下载文件的那个环节 |
|
|
|
|
|
