kzw

啊，133M，这么高，你的编译报告对时钟分析有没有报警，还有你用的器件速度是多少。
输入50M，133M输出，自己算一下比例。

pennyllin

我板子上的FPGA是EP1C6, sdram是IS42S16400-7T，最大速度是133M。我把比例因子设为2结果没出来。设为1结果也没出来。我不明白，您说的“器件的速度”是指FPGA配置好后的速度吗？PROCESSINNG中是不是应该有这些信息?

pennyllin

终于看到“hello world from NIOSII”了，有了一点进步。

kzw

期间速度就是指你的fpga的速度，你最好先把主时钟和sdram时钟都设置为50M试一下吧。

pennyllin

是的，都设为50M时是可以进入调试界面了。

skyzhang

确定device 1, instance 0x00的数值是否正确，在generator.sh中寻找

chinaluoqi

我也遇到了这个问题

用的是DE2的板子。

第一次生成sof pof，编译软件，将硬软件同时下到板子里，运行正常。

接着对verilog代码做了一点修改，生成配置文件，可以烧录。但IDE里重新编译软件，Run in hardware或是flash programmer都不能正常运行。Run in hardware时出现verify的错误

请高手指点！

kzw

只是修改了verilog的代码吗，其他的没有做任何改动吗？