我想做这么一个设计：就是通过Nios软核来控制一块逻辑，具体如下 －－－－－ NIOS —————————————————————————Avalon总线 功能模块 —————— FPGA外存储器（SRAM） ———————————— 也就是Nios控制功能模块，而功能模块在计算的时候要访问存储器，目前我已经将功能模块作为一个SOPC Component实现了，接口是slave，同时添加了一个Nios CPU，还添加了一块On-Chip RAM，大小为64K（选择64K是因为只有大于64的时候Nios编译才能通过），面向的器件是Cyclone II，但是我在Quartus中编译的时候，爆出这样一个错误： Error: Can't generate netlist output files because the file "F/Q5prj/adder/cpu_0.v" is an OpenCore Plus time-limited file 这是什么原因呢？是license的问题吗？ 另外想请问大家是否每个系统中都必须有Ram存储器？就好像内存一样？如果是的话，请问ram的容量大小怎么决定？和运行的程序有关系吗？ 谢谢大家的关心，恳请大家帮忙支招！！！谢谢了！！！ | 
