1. 建一个总文件夹，如Cnt
2. 为源代码，测试台文件，仿真各建一文件夹。如Src,Tb,Sim
3. 编写源代码，Testbench。如Cnt.V,Tb_cnt.V文件，同时文件名里的模块名与文件名相同，如Module Cnt( ), Module Tb_cnt( )。
4. 再Sim文件夹里加入Tb.F文件：../Tb/Tb_cnt.V
../Src/Cnt.V
../Tb/Tb_cnt-Y
../Src +Libext+.V（这里源代码中可有许多，下一次做的DPLL必须要用第二种）
5. 下面开始仿真，仿真，顾名思义要在仿真文件夹Sim中进行。Pwd 出现当前目录Cd ..当前目录向上一级 Cd E:/Modelsim进入E盘中的Modelsim目录
6. Vlib Work （建工作库），此时从库文件中含有Modelsim自动生成的_into文件。
7. Vlog –F Tb.F (编译 .V文件)，此时库文件加入了Cnt.V 和 Tb_cnt.Ｖ模块
8. Vsim -Voptargs=”+Acc” Tb_cnt (在Testbench中测试源代码)，此时Sim文件夹里出现了Vsim文件，Work文件夹里有一些仿真文件。同时在Modelsim中出现Sim项。
9. 右击Sim项中的实例名称，点击 Add To Wave All Items In Design 。本例中实例项是Inst_cnt。（Cnt Inst_cnt(端口连接) 其中Cnt为实例引用的模块名称，Inst_cnt为实例引用中的实例名称），在Wave窗口中出现的信号为/Tb_cnt/Clk
/Tb_cnt/Rstn
/Tb_cnt/Cnt(它们为连到端口的信号)
/Tb_cnt/Inst_cnt/I_clk
/Tb_cnt/Inst_cnt/I_rstn
/Tb_cnt/Inst_cnt/O_cnt (它们为模块Cnt中定义的端口)。
10. 出现Wave窗口，仿真即可。其中Wave窗口中的按钮Doom In ，Doom Out ，Doom Full。可调整波形大小。
11. 批处理文件（Do文件）：Quit -Sim
Vlog -F Tb.F
Vsim -Voptargs=”+Acc” Tb_cnt
Add Wave Sim:/Tb_cnt/Inst_cnt/*
保存为Sim.Do文本文件，它等同于7—9步。 |
