icefog 当前离线
中级会员
我在进程中写
clk<='1';
clk<='0';
但仿真时clk输出始终是0,我该怎么办,综合时总是警告
Warning: Reduced register "clk~reg0" with stuck data_in port to stuck value GND
订阅 TOP
waterlily 当前离线
版主
TOP
fenglouto 当前离线
FPGA/CPLD版主