Spartan FPGA数字时钟管理模块(DCM)使用说明-1 网络

苹果也疯狂

DCM（Digital Clock Managers）使用说明

DCM主要功能

1. 分频倍频：DCM可以将输入时钟进行Multiply或者Divide，从而得到新的输出时钟。

2. 去Skew：DCM还可以消除Clock的Skew，所谓Skew就是由于传输引起的同一时钟到达不同地点的延迟差。

3. 相移：DCM还可以实现对输入时钟的相移输出，这个相移一般是时钟周期的一个分数。

4. 全局时钟：DCM和FPGA内部的全局时钟分配网络紧密结合，因此性能优异。

5. 电平转换：通过DCM，可以输出不同电平标准的时钟。

DCM的特点与能力（Spartan-3系列为例）

• 
  数量：4 DCM / FPGA（也有例外）
  
  -- 应该够用了
  
  
• 
  数字频率综合器输入（CLKIN）：1-280MHz
  
  
• 
  延迟锁相环输入（CLKIN）：18-280MHz
  
  
• 
  时钟输入源（CLKIN）：
  
    Global Buffer Input Pad
  
    Global Buffer Output
  
    General-Purpose I/O (No Deskew)
  
    Internal Logic (No Deskew)
  
  -- 上面最后两个分别是外部的普通IO口和内部的逻辑，没有Deskew，所以时钟质量不会很好。
  
  
• 
  频率综合器输出（CLKFX、CLKFX180）：是CLKIN的M/D倍，其中
  
  M=2..32
  
  D=1..32
  
  -- 这样看来最大能倍频32倍，最小能16分频。
  
  
• 
  时钟Dividor输出（CLKDV）：是CLKIN的下列分频
  
    1.5, 2, 2.5, 3, 3.5, 4, 4.5, 5, 5.5, 6, 6.5, 7, 7.5, 8, 9, 10, 11, 12, 13, 14, 15, Or 16
  
  -- 发现没有，最大的分频也是16。不过能支持半分频，比用频率综合器方便。
  
  
• 
  倍频输出（CLK2X、CLK2X180）：CLKIN的2倍频
  
  
• 
  时钟Conditioning、占空比调整：这个对所有时钟输出都施加，占空比为50%。
  
  
• 
  1/4周期相移输出（CLK0/90/180/270）：是CLKIN的1/4周期相移输出。
  
  
• 
  半周期相移输出(CLK0/180、CLK2X/180、CLKFX/180)：相差为180度的成对时钟输出。
  
  
• 
  相移精度：最高精度为时钟周期的1/256。
  
  
• 
  时钟输出：9个
  
    到全局时钟网的时钟输出：最多9个中的4个
  
    到General Purpose互联：最多9个
  
    到输出脚：最多9个
  
  -- 可见9个时钟输出可以随意链接内部信号或者外部输出，但是进入全局时钟网的路径最多只有4个。