首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

请教:关于epm7128stc100-7(急急急)[求助]

那你在编译时需要进行设置了阿

请教:关于epm7128stc100-7(急急急)[求助]

我是个新手,做项目用到altera的epm7128stc100-7,由于在cpld内部只是产生一些组合逻辑,所以,其公共的全局时钟引脚我没有接时钟,而是把它当作普通的输入io口用了,还有其他三个全局引脚我也是作为普通的io口用作输入了,不知道这样做是否正确,请问各位了!!!
放弃该放弃的是无奈,放弃不该放弃的是无能; 不放弃该放弃的是无知,不放弃不该放弃的是执着。
对,你在编译时可以设置将全局脚用作一般的io,或将全局信号接到一般io上!
我是天堂的使者,向我倾诉吧
返回列表