首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
FPGA/CPLD可编程逻辑
» 求助!!!
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
求助!!!
发短消息
加为好友
tasteman
当前离线
UID
85452
帖子
5
精华
0
积分
27
阅读权限
10
在线时间
0 小时
注册时间
2004-5-20
最后登录
2004-6-14
新手上路
UID
85452
性别
男
1
#
tasteman
发表于 2004-5-20 10:51
|
只看该作者
应该可以呀
clk2应该和clk与后出来为clk2,就是同步的了
我就是我
回复
引用
TOP
发短消息
加为好友
SF198202
当前离线
UID
81736
帖子
1
精华
0
积分
5
阅读权限
10
在线时间
0 小时
注册时间
2004-3-2
最后登录
2004-9-12
新手上路
UID
81736
性别
男
2
#
打印
字体大小:
t
T
SF198202
发表于 2004-5-21 09:43
|
只看该作者
求助!!!
求助
我设计一个波形发生器
用全局时钟CLK产生一个频率较低的方波信号CLK2
但是CLK2与CLK有延迟
谁能帮我想各办法让两者同步吗
就是两者的上升沿对齐?
小弟能力有限,求助!!!
收藏
分享
评分
回复
引用
订阅
TOP
发短消息
加为好友
boyfly
当前离线
FPGA/CPLD版主
UID
72852
帖子
230
精华
1
积分
1030
阅读权限
70
在线时间
0 小时
注册时间
2003-5-16
最后登录
2013-5-16
金牌会员
UID
72852
性别
男
3
#
boyfly
发表于 2004-5-21 09:43
|
只看该作者
呵呵,clk2是clk分频得到的本来就是同步的,你接一个上电复位信号,保证初态确定,然后用clk的上沿采一下clk2就可以了
我是天堂的使者,向我倾诉吧
回复
引用
TOP
返回列表
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议