人们对更小巧、更高效CPU的青睐，促使互补式金属氧化物半导体(CMOS)的制造工艺达到了纳米级。但这些精良制造工艺涉及的电源缩放和器件漏电等问题给精密模拟电路带来了不利影响，致使研究人员需要开发可以实现传统模拟密集型功能的高度数字化替代性架构(参考文献1,2)。模拟域的“数字化”将最终延伸至广大的业余爱好者，他们将越来越难找到简单的模拟器件。早在1973年，飞兆半导体公司的应用指南就已经预测了这个惊人的趋势(参考文献3)。然而，在这份应用指南中所提供的运算放大器类电路示例均未提供差分输入信息。本设计实例意在填补这个空白，对具备真正差分输入和近似轨到轨输出摆幅能力的二级运算放大器进行演示。实例中的运算放大器通过5V单电源供电。
图1显示的是一个二级运算放大器的完整实现，该运算放大器仅使用了四个CD4049UBE六反相器、一个电阻器和一个电容器(参考文献4)。请注意，图中U2的引脚8(GND)处于悬空状态，而U3的引脚1(VCC)也处于悬空状态。U2中的并联反相器的输出端与U1的VCC引脚相连，而U3中的反相器的输出端则与U1的GND引脚相连。 |
