首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
职场驿站
» 使用NiosII代替SignalTap来监测FPGA内部数据(二)
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
使用NiosII代替SignalTap来监测FPGA内部数据(二)
发短消息
加为好友
wxg1988
当前离线
UID
856476
帖子
3055
精华
0
积分
1528
阅读权限
70
在线时间
146 小时
注册时间
2011-10-5
最后登录
2014-6-11
金牌会员
UID
856476
1
#
打印
字体大小:
t
T
wxg1988
发表于 2012-9-11 16:19
|
只看该作者
使用NiosII代替SignalTap来监测FPGA内部数据(二)
监测
软件部分EDS的几个版本没什么太多的不一样,所以这部分如果是新接触的同学,建议参考特权同学的书,或者是黑金社区的NIOSII那些事儿,都是不错的资料~
所以我就不班门弄斧了,附上代码截图:
其实代码方面最主要的就是一个中断服务程序,这部分设计相对灵活,可以完全根据被测信号的特点来处理。这也是比SignalTap优越的地方。
我们再来看看这样的方法可不可行。
先看看我们的NIOS内核用了多少资源:
这还是包含了一个简单的计数模块,NIOS差不多也就2500个LE左右,这还是由于我们选用了NIOSII/f类型,如果想要更少一些可以选用经济型。看看速度:
快速型的速度可达150M,就算是经济型也能到50M以上,所以,我们用它来处理一些并不是特别高速的数据是完全可行的。
另外我们再看看整个过程。选用SignalTap的话,需要新建一个SignalTap,然后添加采样时钟、被测信号量等,编译、烧写。如果重新分析,又要重新走一遍这样的流程。而且,当信号量增加时,SignalTap所占用的资源和存储器会随之线性增加,编译速度也随之更慢……还有一点,由于它作为附加电路加入到原设计中,还会对原设计造成一定的影响。
而如果使用NIOS内核,它完全可以独立开来单独设计,当信号量增加,随之增加的也就是PIO接口——这相对于FPGA来说,也就是内部的数据线!可以说是无穷无尽的。存储器也没有相应增加,依旧是搭建时的那个组件。最重要的一点,当我们把被监测信号量接入内核以后,编译Quartus,烧写到FPGA中后,就只需要在EDS中设计相应的监测软件程序就行了,不再需要编译、烧写,可以完全像在线调试单片机那样,既简单又快捷。
收藏
分享
评分
回复
引用
订阅
TOP
返回列表
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议