多个CPLD/FPGA程序JTAG菊花链烧录问题请教----求助

- UID
- 104779
- 性别
- 男
|
多个CPLD/FPGA程序JTAG菊花链烧录问题请教----求助
最近项目中,使用了2个CPLD,一个ARM芯片。这三个芯片都是利用JTAG接口来烧录的。 问题1: 这三个芯片的JTAG接口电路是否能设计成JTAG菊花链形式? 问题2: 2个CPLD的JTAG接口应该可以设计成菊花链形式,但是在Quartus II软件里面应该怎样设置,怎样编译?是否和单个CPLD烧录模式一样? 问题3: 谁有Xilinx公司CPLD/FPGA菊花链烧录经验,也可以介绍介绍! |
|
|
|
|
|
 
- UID
- 352996
- 性别
- 男
|
问题2:你两个CPLD里面下载的程序是否一样?一样的话就可以像单片CPLD一样编译和烧录,如果两片不一样,那么你可以分别建两个不同的工程,在用Quartus II下载程序的界面里面直接把两个工程里面的*.sof文件下载就可以。 |
|
|
|
|
|