![Rank: 8](images/default/star_level3.gif) ![Rank: 8](images/default/star_level3.gif)
- UID
- 1029342
- 性别
- 男
|
![](http://images.eccn.com/silabs/silicon_chip_980x60_202203.jpg)
目前的电子设计大多是集成系统级设计,整个项目中既包含硬件
整机设计又包含软件开发。这种技术特点向电子工程师提出了新的挑
战。首先,如何在设计早期将系统软硬件功能划分得比较合理,形成
有效的功能结构框架,以避免冗余循环过程;其次,如何在短时间内
设计出高性能高可靠的PCB板。因为软件的开发很大程度上依赖硬件
的实现,只有保证整机设计一次通过,才会更有效的缩短设计周期。
本文论述在新的技术背景下,系统板级设计的新特点及新策略。
众所周知,电子技术的发展日新月异,而这种变化的根源,主要
一个因素来自芯片技术的进步。半导体工艺日趋物理极限,现已达到
深亚微米水平,超大规模电路成为芯片发展主流。而这种工艺和规模
的变化又带来了许多新的电子设计瓶颈,遍及整个电子业。板级设计
也受到了很大的冲击,最明显的一个变化是芯片封装的种类极大丰富
,如BGA,TQFP,PLCC等封装类型的涌现;其次,高密度引脚封装及
小型化封装成为一种时尚,以期实现整机产品小型化,如:MCM技术
的广泛应用。另外,芯片工作频率的提高,使系统工作频率的提高成
为可能。
而这些变化必然给板级设计带来许多问题和挑战。首先,由于高
密度引脚及引脚尺寸日趋物理极限,导致低的布通率;其次,由于系
统时钟频率的提高,引起的时序及信号完整性问题;第三,工程师希
望能在PC平台上用更好的工具完成复杂的高性能的设计。由此,我们
不难看出,PCB板设计有以下三种趋势:
---高速数字电路(即高时钟频率及快速边沿)的设计成为主流。
---产品小型化及高性能必须面对在同一块板上由于混合信号设计技
术(即数字、模拟及射频混合设计)所带来的分布效应问题。
---设计难度的提高,导致传统的设计流程及设计方法,以及PC上的
CAD工具很难胜任当前的技术挑战,因此,EDA软件工具平台从UNIX转
移到NT平台成为业界公认的一种趋势。
高速数字系统PCB板解决方案
一般情况下,当信号的互连延迟大于边沿信号翻转阀值时间的20%
时,板上的信号导线就会显示出传输线效应,即连线不再是显示集总
参数的单纯的导线性能,而是呈现分布参数效应,这种设计即为高速
设计。
在高速数字系统设计中,设计者必须解决由寄生参数所导致的错
误翻转及信号失真问题-即时序和信号完整性问题。目前这也是高速
电路设计者必须解决的瓶颈问题。
传统的物理规则驱动
我们可以发现在传统的高速电路设计中,电气规则设定和物理规
则设定是分开的。这就带来了以下的缺陷:
---在设计早期工程师不得不花费很多精力进行详尽的前后端(即,逻
辑建立-物理实现)分析,以规划出满足电气需求的物理布线策略。
---高速效应是一个复杂的课题,不能简单的通过布线长度及并行线
的控制达到预期的效果。
---设计者必然会面对这样的困境,带有假象成分的物理规则在实际
布线中根本不适用,他不得不反复进行规则修改,使其具有实用价值
。
---当布线完成之后,可以用后验证工具进行分析。但如果发现问题
,工程师必须返回到设计中,进行结构或规则的调整。这是一个循环
的冗余过程。必然会影响产品上市时间。
---当设计中仅有几根或几十根关键线网时,物理规则驱动可以很好
的完成设计任务;但当设计中几百根,甚至几千根线网时,物理规则
驱动的方法就根本无法胜任设计任务。
电子技术的发展呼唤新方法、新工具出现,来解决设计面临的瓶
颈问题。为解决物理规则驱动高速设计的缺陷,业界从事高速数字电
路设计EDA工具研发的有识之士,在三年前提出了实时电气规则驱动
物理布局布线的构想,从设计思想上对高速数字设计流程进行了改革
。
全新的电气规则驱动:互连综合
---互联综合是实时电气规则驱动方法的一个典型术语,即在物理布
局布线过程中,互联综合器实时根据电气规则约束条件,进行分析,
提取出满足设计者要求的布线策略,使设计一次通过成功。这种方法
通过互联综合将电气需求和物理实现精确的集成起来,从根本上消除
物理规则驱动方法的缺陷。
互联综合流程如下:
---在工具中输入噪声约束及时序约束规则;
---时序控制布局,使之满足时序约束要求;
---执行信号完整性预优化;
---板级综合,确保关键线网满足电气需求;
---完成普通线网的布线;
---布线综合优化。
通过电气规则驱动的方法就能有效的在设计布局布线之前进行质
量评估,检测信号失真情况,确定匹配的线网拓扑结构及恰当的终端
匹配结构和阻值。在完成布局布线后,可进行后验证,用软件示波器
直观的检测波形。对于这时所发现的时序及失真问题,可用布线综合
优化功能予以解决。
黄金工具组合及设计流程
现在有许多EDA厂商均可以提供高速系统PCB设计的EDA工具,帮
助用户在这一领域中有效的提高设计质量,缩短设计周期。在应用电
气规则驱动方法的EDA系统板级工具中最具代表性的当数美国MentorGraphics
公司ICX软件包。它最早提出了互联综合概念,也是目前业界最成熟
的工具组合。该软件包有目前业界流行的即插即用的特点,它可以集
成在许多厂商的PCB经典EDA设计流程中。
混合信号设计解决方案
由于设计小型化成为时尚,消费者需要高性能、低价位的商品,
厂商为适应市场竞争,要求研发人员在尽可能短的时间内,开发出不
同种类、不同功能配置的高性能低成本的产品,占领市场。这就带给
设计者许多新的设计挑战。例如:在同一块基板上利用数模混合技术
,甚至射频技术,来实现设计小型化及提高产品功能的目的。风靡世
界的手机就是一个最典型的例子。业界同样已有相应的解决方案-设
计小组、并行设计、派生及设计复用是最典型的策略。
传统的串行设计
即电子工程师在完成全部前端电路设计之后,转交给物理板级设
计者完成后端实现。设计周期是电路设计及板级设计时间之和。 新
颖的并行设计
在小型化成为设计主流思想及混合技术被广泛采纳之后,串行设
计方法就有些落伍了。我们必须从设计方法上进行革新,同时利用功
能强大的EDA工具来辅助设计者进行设计,才能适应及时上市的要求
。众所周知,我们每个人不可能成为所有领域的专家,也不可能在短
时间内将所有工作完成得最好、最快。设计小组的概念,在这种背景
下提出,并得以广泛的应用。目前许多公司均采取设计小组的方法,
合作进行产品开发。
即根据设计复杂程度及功能模块的不同,将整个设计划分成不同
功能BLOCK块,由不同的设计开发人员并行进行逻辑电路和PCB板设计
;然后在设计顶层,将各个BLOCK块最终的设计结果,以“器件”的
方式调入,合成一块整板设计。这种方法称为PCB板设计复用。
通过这种方法我们不难看出,它可以极大的缩短设计周期,设计
时间仅为用时最多的BLOCK块的设计时间和后端接口连接处理的时间
之和。
工具标准化和第三方工具集成
目前有许多厂商从事电子设计自动化(EDA)工具的开发工作,如
Cadence,Synopsis,MentorGraphics为主要的EDA工具供应商;除此
之外,还有许多其他EDA厂商。EDA所涉及的领域很广泛,包括网络、
通信、计算机、航天航空等。产品则涉及系统板极设计、系统数字/
中频模拟/数模混合/射频仿真设计、系统IC/ASIC/FPGA的设计/仿真
/验证、软硬件协同设计等。任何一家EDA供应商均很难提供满足各类
用户的不同设计需求的最强的设计流程。从市场占有来看,Cadence
的强项产品为IC板图设计和服务,Synopsis的强项产品为逻辑综合,
MentorGraphics的强项产品为PCB设计和深亚微米IC设计验证和测试
等。
毫无疑问,现代电子设计越来越依赖EDA工具和技术,EDA厂商则
采用产品标准化的方法来适应用户的这种需求,许多设计者在他的设
计流程中采取多家公司的强项产品,组成最佳的设计流程。
各EDA厂商纷纷提高自己的强项产品的兼容性和集成第三方产品
的能力,来适应用户的潜在需求。
派生技术
以民用产品为主的厂商,为适应不同层次用户的需求,往往需要
开发不同功能、不同档次的产品去占有市场。过去针对不同功能的产
品开发,我们经常采用不同的设计流程来分别实现,即用不同设计数
据生产不同功能的板子来实现产品。缺点是成本加大及设计周期延长
,同时增加了产品人为的不可靠因素。
现在许多厂家采用派生技术来解决以上问题,即用同一个设计流
程数据派生出不同功能系列的产品,从而达到降低成本、提高质量的
目的。
为了适应用户的这种需求,许多EDA厂商均在自己的产品中增加
了派生规则检查(DRC)功能,如:MentorGraphics的BoardStation,
Zuken-Redac等,以BoardStation为例,它提供了完整的,从前端电
路设计的派生功能模块分配,到后端的物理布局规则检查、产生不同
派生产品的元器件清单表、生产加工数据、光绘数据及加工装配图等
,从而彻底结束了这类设计困扰。 |
|