高质量接地技术解决办法（二） 办法, 技术

forsuccess

采样时钟考量
在高性能采样数据系统中，应使用低相位噪声晶体振荡器产生ADC(或DAC)采样时钟，因为采样时钟抖动会调制模拟输入/输出信号，并提高噪声和失真底。采样时钟发生器应与高噪声数字电路隔离开，同时接地并去耦至模拟接地层，与处理运算放大器和ADC一样。
采样时钟抖动对ADC信噪比(SNR)的影响可用以下公式4近似计算：

   (4)其中，f为模拟输入频率，SNR为完美无限分辨率ADC的SNR，此时唯一的噪声源来自rms采样时钟抖动tj。通过简单示例可知，如果tj = 50 ps (rms)，f = 100 kHz，则SNR = 90 dB，相当于约15位的动态范围。
应注意，以上示例中的tj 实际上是外部时钟抖动和内部ADC时钟抖动( 称为孔径抖动)的方和根(rss)值。不过，在大多数高性能ADC中，内部孔径抖动与采样时钟上的抖动相比可以忽略。
由于信噪比(SNR)降低主要是由于外部时钟抖动导致的，因而必须采取措施，使采样时钟尽量无噪声，仅具有可能最低的相位抖动。这就要求必须使用晶体振荡器。有多家制造商提供小型晶体振荡器，可产生低抖动(小于5 ps rms)的CMOS兼容输出。
理想情况下，采样时钟晶体振荡器应参考分离接地系统中的模拟接地层。但是，系统限制可能导致这一点无法实现。许多情况下，采样时钟必须从数字接地层上产生的更高频率、多用途系统时钟获得，接着必须从数字接地层上的原点传递至模拟接地层上的ADC。两层之间的接地噪声直接添加到时钟信号，并产生过度抖动。抖动可造成信噪比降低，还会产生干扰谐波。


图7. 从数模接地层进行采样时钟分配。混合信号接地的困惑根源
大多数ADC、DAC和其他混合信号器件数据手册是针对单个PCB讨论接地，通常是制造商自己的评估板。将这些原理应用于多卡或多ADC/DAC系统时，就会让人感觉困惑茫然。通常建议将PCB接地层分为模拟层和数字层，并将转换器的AGND和DGND引脚连接在一起，并且在同一点连接模拟接地层和数字接地层，如图8所示。这样就基本在混合信号器件上产生了系统“星型”接地。所有高噪声数字电流通过数字电源流入数字接地层，再返回数字电源;与电路板敏感的模拟部分隔离开。系统星型接地结构出现在混合信号器件中模拟和数字接地层连接在一起的位置。
该方法一般用于具有单个PCB和单个ADC/DAC的简单系统，不适合多卡混合信号系统。在不同PCB(甚至在相同PCB上)上具有数个ADC或DAC的系统中，模拟和数字接地层在多个点连接，使得建立接地环路成为可能，而单点“星型”接地系统则不可能。鉴于以上原因，此接地方法不适用于多卡系统，上述方法应当用于具有低数字电流的混合信号IC。


图8. 混合信号IC接地：单个PCB(典型评估/测试板)。针对高频工作的接地
一般提倡电源和信号电流最好通过“接地层”返回，而且该层还可为转换器、基准电压源和其它子电路提供参考节点。但是，即便广泛使用接地层也不能保证交流电路具有高质量接地参考。
图9所示的简单电路采用两层印刷电路板制造，顶层上有一个交直流电流源，其一端连到过孔1，另一端通过一条U形铜走线连到过孔2。两个过孔均穿过电路板并连到接地层。理想情况下，顶端连接器以及过孔1和过孔2之间的接地回路中的阻抗为零，电流源上的电压为零。


图9. 电流源的原理图和布局，PCB上布设U形走线，通过接地层返回。这个简单原理图很难显示出内在的微妙之处，但了解电流如何在接地层中从过孔1流到过孔2，将有助于我们看清实际问题所在，并找到消除高频布局接地噪声的方法。


图10. 图9所示PCB的直流电流的流动。图10所示的直流电流的流动方式，选取了接地层中从过孔1至过孔2的电阻最小的路径。虽然会发生一些电流扩散，但基本上不会有电流实质性偏离这条路径。相反，交流电流则选取阻抗最小的路径，而这要取决于电感。


图11. 磁力线和感性环路(右手法则)。电感与电流环路的面积成比例，二者之间的关系可以用图11所示的右手法则和磁场来说明。环路之内，沿着环路所有部分流动的电流所产生的磁场相互增强。环路之外，不同部分所产生的磁场相互削弱。因此，磁场原则上被限制在环路以内。环路越大则电感越大，这意味着：对于给定的电流水平，它储存的磁能(Li2)更多，阻抗更高(XL = jωL)，因而将在给定频率产生更大电压。


图12. 接地层中不含电阻(左图)和含电阻(右图)的交流电流路径。电流将在接地层中选取哪一条路径呢?自然是阻抗最低的路径。考虑U形表面引线和接地层所形成的环路，并忽略电阻，则高频交流电流将沿着阻抗最低，即所围面积最小的路径流动。
在图中所示的例子中，面积最小的环路显然是由U形顶部走线与其正下方的接地层部分所形成的环路。图10显示了直流电流路径，图12则显示了大多数交流电流在接地层中选取的路径，它所围成的面积最小，位于U形顶部走线正下方。实际应用中，接地层电阻会导致低中频电流流向直接返回路径与顶部导线正下方之间的某处。不过，即使频率低至1 MHz或2 MHz，返回路径也是接近顶部走线的下方。
小心接地层割裂
如果导线下方的接地层上有割裂，接地层返回电流必须环绕裂缝流动。这会导致电路电感增加，而且电路也更容易受到外部场的影响。图13显示了这一情况，其中的导线A和导线B必须相互穿过。
当割裂是为了使两根垂直导线交叉时，如果通过飞线将第二根信号线跨接在第一根信号线和接地层上方，则效果更佳。此时，接地层用作两个信号线之间的天然屏蔽体，而由于集肤效应，两路地返回电流会在接地层的上下表面各自流动，互不干扰。
多层板能够同时支持信号线交叉和连续接地层，而无需考虑线链路问题。虽然多层板价格较高，而且不如简单的双面电路板调试方便，但是屏蔽效果更好，信号路由更佳。相关原理仍然保持不变，但布局布线选项更多。
对于高性能混合信号电路而言，使用至少具有一个连续接地层的双面或多层PCB无疑是最成功的设计方法之一。通常，此类接地层的阻抗足够低，允许系统的模拟和数字部分共用一个接地层。但是，这一点能否实现，要取决于系统中的分辨率和带宽要求以及数字噪声量。


图13. 接地层割裂导致电路电感增加，而且电路也更容易受到外部场的影响。其他例子也可以说明这一点。高频电流反馈型放大器对其反相输入周围的电容非常敏感。接地层旁的输入走线可能具有能够导致问题的那一类电容。要记住，电容是由两个导体(走线和接地层)组成的，中间用绝缘体(板和可能的阻焊膜)隔离。在这一方面，接地层应与输入引脚分隔开，如图14所示，它是AD8001高速电流反馈型放大器的评估板。小电容对电流反馈型放大器的影响如图15所示。请注意输出上的响铃振荡。


图14. AD8001AR评估板—俯视图(a)和仰视图(b)。

图15. 10 pF反相输入杂散电容对 放大器(AD8001)脉冲响应的影响。接地总结
没有任何一种接地方法能始终保证最佳性能。本文根据所考虑的特定混合信号器件特性提出了几种可能的选项。在实施初始PC板布局时，提供尽可能多的选项会很有帮助。
PC板必须至少有一层专用于接地层!初始电路板布局应提供非重叠的模拟和数字接地层，如果需要，应在数个位置提供焊盘和过孔，以便安装背对背肖特基二极管或铁氧体磁珠。此外，需要时可以使用跳线将模拟和数字接地层连接在一起。
一般而言，混合信号器件的AGND引脚应始终连接到模拟接地层。具有内部锁相环(PLL)的DSP是一个例外，例如ADSP-21160 SHARC®处理器。PLL的接地引脚是标记的AGND，但直接连接到DSP的数字接地层。