首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

s12dg128的最高时钟频率问题

注册会员

Rank: 2

UID
348705 
性别
男 
1#
打印
tT
panpan123发表于 2007-11-29 10:29 | 只看该作者

s12dg128的最高时钟频率问题

时钟, 频率
请问，s12dg128的最高pll频率是不是48M，那总线时钟是不是最高到24M，E时钟的频率应该等于总线时钟频率吧？
收藏 分享 评分
回复 引用

订阅 TOP

论坛元老

Rank: 8Rank: 8

UID
104380 
性别
男 
2#
strongchen发表于 2007-11-29 10:51 | 只看该作者
对的。实际上PLL的最高输出为50M。
海纳百川  有容乃大
回复 引用

TOP

注册会员

Rank: 2

UID
348705 
性别
男 
3#
panpan123发表于 2007-11-29 19:33 | 只看该作者
嗯，谢啦
回复 引用

TOP

注册会员

Rank: 2

UID
344021 
性别
男 
4#
fengpc发表于 2007-12-7 23:07 | 只看该作者
实际上DG128最高能稳定工作的总线频率大约在40M左右,对应的核心频率应该就是80M了
回复 引用

TOP

注册会员

Rank: 2

UID
348705 
性别
男 
5#
panpan123发表于 2007-12-8 10:10 | 只看该作者
哦，试试看，我最多超到64Mpll，总线频率32M，好像没什么事
回复 引用

TOP

注册会员

Rank: 2

UID
121393 
性别
男 
6#
毛毛虫发表于 2007-12-9 14:29 | 只看该作者
请问，你们用的PLL电容是多大？
回复 引用

TOP

中级会员

Rank: 3Rank: 3

UID
344045 
性别
男 
7#
BHLT123发表于 2007-12-21 10:01 | 只看该作者
请教斑竹，我的时钟初始化程序如下：
void ClockInit(void)
{
SYNR=9 ;
REFDV=3;
PLLCTL_AUTO=1 ;
PLLCTL_PLLON=1;
while(!CRGFLG_LOCK)
{
}
CLKSEL_PLLSEL=1;
}

调试的时候发现程序死在while(!CRGFLG_LOCK)语句，请问，哪些原因会导致这种情况？
回复 引用

TOP

论坛元老

Rank: 8Rank: 8

UID
104380 
性别
男 
8#
strongchen发表于 2007-12-21 11:52 | 只看该作者
看看时钟频率是否在允许的范围之内。如果是，那很可能是外部时钟信号有问题。
海纳百川  有容乃大
回复 引用

TOP

返回列表