IC设计基础系列之CDC篇7：从CMOS到触发器（三）

look_w

3、CMOS门电路
　　①CMOS非门：上面的一个CMOS单元的功能就是非门的功能了，因此CMOS非门也就是这个CMOS的单元，也称为反相器。其电路结构就是反相器的电路结构。
　　②（二输入）CMOS与非门（NAND）：
直接上图吧，CMOS与非门的电路符号结构如下所示：



　　　　　　　　　　　　　　　　　


　　　　（PMOS的电路符号栅极处本来应该有个小圈圈，表示低电平有效的）
③（二输入）CMOS或非门(NOR)的电路符号和工作原理如下所示：
　　　　　　　　　　　　　　   
　　　　　　（PMOS的电路符号栅极处本来应该有个小圈圈，表示低电平有效的）


　　数字逻辑电路都可以由上面的三种电路化简构成，也就是说一个电路可以由NAND或者NOR电路构成，我们来看看他们的特点来推导数字CMOS电路的特点。
容易知道（反正我们就当做结论好了）：
　　反相逻辑门的通用结构如下所示：
　　　　　　　　　　　　　　    
　　　　此外我们也注意到，使用到与功能的时候，NMOS网络是串联的；使用或功能时，NMOS网络是并联的。因此可以这么记忆：要NOMS都一起，才能一起（与），只要NMOS其中一个就可以（或），与还是或，可以根据NMOS的串并结构判断。
　　然后设计多少个输入的NXXX门，就把多少个NMOS串/并联起来，然后PMOS就是并/串就可以了。


4、CMOS的功耗表示
　　功耗是单位时间内消耗的能量，在数字系统中的功耗主要包括静态功耗和动态功耗，我们将从CMOS电路角度聊聊静态功耗和动态功耗。
　　CMOS的静态功耗：当CMOS不翻转/不工作时的功耗。在CMOS都不工作时，也就是晶体管都处于截止状态的时候，从VDD到GND并不是完全没有电流流过的，还是有些微电流从电源流到地，这个静态电流Idd称为电源和地之间的漏电流，跟器件有关（至于漏电流是怎么引起的，这里就不再阐述了）。初中的时候，我们就学过P=UI，因此静态功耗就可以这样表示 :
　　　　　　　　　　　　　　　　　　Ps = Idd*Vdd.
　　CMOS的动态功耗是信号在0和1变化之间，电容充放电所消耗的功耗。我们知道，不仅仅CMOS器件有寄生电容，导线间也有电容。将电容C充电到电压Vdd所需要的能量CVdd^2。如果电容每秒变换f次（也就是电容的切换频率为f，在一秒内，电容充电f/2次，放电f/2次），由于放电不需要从电源那里获取功耗，因此动态功耗就可以这样表示：
　　　　　　　　Pd = 1/2* C*Vdd^2*f  即：



PS：上面主要是列举了一些主要的功耗，比如动态功耗中除了翻转时电容消耗功耗外，还有在栅极信号翻转的时候PMOS和NMOS同时导通引起的短路功耗。