首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

采用软处理器IP规避器件过时的挑战(1)

采用软处理器IP规避器件过时的挑战(1)

赛灵思为分立的μP/μC和基于ASIC的器件提供替代解决方案
作者:Raj Kulkarni
嵌入式市场顾问
赛灵思公司
E-mail: raj.kulkarni@xilinx.com
在向一个嵌入式产品设计做出几年的财力和物力投资之后,你最不愿意听到的消息就是你所采用的器件已经“生命终止”。在分立的嵌入式处理中,陈旧过时意味着你必须为你的下一个设计转向采用另外一种处理器,并且完全可能要重新设计你想在市场中保持的现有产品。即使是半导体行业中的巨头,也并不是总能够为所有类型的应用找到利用个别分立解决方案的途径。许多最终产品无法证明采用特定的分立器件是恰当的,因此,随着时间的推移,甚至长期供应商也会在不合适的时间停止为他们的客户提供器件支持。
英特尔公司最近宣布他们将退出嵌入式市场。在1970年代,英特尔通过引入8048 μC创造了嵌入式市场,随后8051μC的普及应用极端火爆。但是,该公司将停止生产8051、251、8096/196、188/186、i960、所有版本的386 (包括386EX)和486,总计起来,大约700种器件型号正在停产。采用基于ASIC的μC/μP (微控制器/微处理器)的客户预期,其它的供应商也将做出器件过时的宣告,特别是那些最近被私人股权投资公司收购的、要减产特定的μC/μP的供应商,他们可能导致所提供的产品被合并。
大多数设计工程师都关注器件的过时问题,在工业、科学、汽车和医疗市场的工程师对此问题更为关注。因为这些市场的产品生命周期长,基于ASIC的μC/μP可能是开发一个产品的成本极高的方法;因为假如μC/μP停产,那么,它就可能涉及对PCB、软件接口、板级支持封装(BSP)开发、验证、测试和对整个最终产品进行多次质量认证的再一次工程努力。
大多ASIC供应商确实提供诸如最后一次购买(LTB)和硅晶圆购买计划之类的替代解决方案,但是,两种选择的成本都是高昂的。很难预测(更合适的说法是“猜测”)在产品生命周期中需要采购和存储多少μC/μP,与此同时,库存管理正试图避免在货架上把巨大数量的元器件存放几个月或几年。
软性、灵活的“生命终止”解决方案
当与软处理IP核相结合时,可编程嵌入式平台提供独一无二的优势。采用一种软处理IP核及几个现成的FPGA系列,你可以利用嵌入式行业中范围广阔的不同应用的优势以及跟分立器件市场相关的不确定性。
回避退化风险的一种最佳解决方案是利用在硅器件层上的灵活FPGA构造及具有定制外设的软IP处理器。赛灵思为英特尔以及其它供应商的生命终止器件提供多种解决方案。
这些解决方案依赖于你现有的软件代码基础。如果它是采用汇编语言编写的,一种选择是把代码与C语言对接;如果这种办法不可行,你可以试用 Xilinx? AllianceCORE?合作伙伴网络提供的像186和8051一样成熟的μC/μP IP模块。这将包括把外设集成到你特定的生命终止器件型号并进行验证和测试。

图1:设计选项。
=====================以下为图1文字翻译
Intel 188/186 Features 英特尔188/186功能
MicroBlaze with Memory Controller 具有存储控制器的MicroBlaze
CPU Static No Cache (12, 20, 25 MHz) CPU静态没有高速缓冲存储器
MicroBlaze CPU Core with 16K Cache (104 MHz) 具有16K高速缓冲存储器的MicroBlaze CPU核
Clock Generator 时钟发生器
DCM on Xilinx FPGA 在Xilinx FPGA上的DCM
Two Independent DMA Channels for External Memory and I/O
用于外部存储器和I/O的独立DMA通道
OPB Central DMA Controller OPB中央DMA控制器
Three Programmable 16-Bit Timers 三可编程16位定时器
OPB Timer/Counter (Four)材OPB定时/计数器
Local Bus Controller 本地总线控制器
OPB Bus Interface OPB总线接口
DRAM Refresh Control Unit DRAM刷新控制单元
OPB Memory Controller Interface OPB存储控制器接口
Programmable Interrupt Controller 可编程中断控制器
OPB Interrupt Controller OPB中断控制器
Programmable Wait State Generator 可编程等待状态发生器
State Machine or an OPB Timer/Counter (Included Above) 状态机或OPB定时器/计数器(包括上面)
Chip Select Logic 片选逻辑
OPB GPIO片上外设总线 (OPB) 通用IO (GPIO)
System-Level Testing Support 系统级测试支持
OPB JTAG UART
=======================以上为图1文字翻译
如果现有的软件代码采用C语言编写,赛灵思已经在Spartan、Virtex FPGAs、PowerPC μP 32位 RISC嵌入式Virtex FPGA系列以及流行的MicroBlaze 软IP处理器中提供了真正的不会过时的解决方案。
MicroBlaze软处理器是一种具有5级管道执行以减少每条指令占用的时钟数(CPI)的32位RISC处理器。该产品的供货已经有5年时间,最新的版本是MicroBlaze v5.0,它是100%二进制向下兼容的。二进制向下兼容性意味着可以运行较老的MicroBlaze版本或不需要软件对接就能在MicroBlaze v5.0系统上运行以前的代码。这就确保了基于MicroBlaze的μC设计真正不会过时。随着未来版本的MicroBlaze软IP处理器的推出,用户将不需要考虑任何过时问题就能够从较新的功能集上获益。
当对性能进行了配置之后,MicroBlaze v5.0处理器以210 MHz的速度运行在Virtex-5 LX器件上。赛灵思在嵌入式开发工具套件(EDK)包中向客户免费提供MicroBlaze软处理器许可证,此外,不存在单位版税,所以,不论你销售的是一片或是一百万片芯片,你都可以拥有你自己特定的MicroBlaze设计。
为了使你能够开发一种针对你自己应用的特殊、灵活和独一无二的解决方案,赛灵思已经开发了称为Platform Studio的集成开发环境(IDE)。Xilinx Platform Studio (XPS) IDE和工具套件被包含在EDK包之中。XPS 提供让你在系统的软件和硬件层中定制各种解决方案的真正灵活的工具。XPS的组成部分包括:一套称为基本系统构建器的快速IP生成工具(BSB);一套基于GNU/GCC的软件开发工具;一套称为XMD的处理器除错引擎;一套称为SDK的基于Eclipse的软件开发套件;一套处理IP外设模块的扩展库;MicroBlaze 32位RISC处理器。
返回列表