首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
职场驿站
» 新思科技(Synopsys)推出3D IC新技术
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
新思科技(Synopsys)推出3D IC新技术
发短消息
加为好友
wxg1988
当前离线
UID
856476
帖子
3055
精华
0
积分
1528
阅读权限
70
在线时间
146 小时
注册时间
2011-10-5
最后登录
2014-6-11
金牌会员
UID
856476
1
#
打印
字体大小:
t
T
wxg1988
发表于 2012-5-12 22:18
|
只看该作者
新思科技(Synopsys)推出3D IC新技术
科技
,
技术
新思科技(Synopsys)宣布利用3D-IC整合技术加速多晶片堆叠系统(stacked multiple-die silicon system)的设计,以满足当今电子产品在运算速度提升、结构尺寸缩小及功耗降低等面向上的需求。此外,新思科技3D-IC initiative也将与IC设计与製造之领导厂商密切合作,以提供全方位EDA解决方案,其中包括IC实作(implementation)及电路模拟(circuit simulation)产品的强化版本。
3D-IC技术弥补传统电晶体微缩(transistor scaling)的不足,让设计人员藉由让多个晶片垂直堆叠或在硅基板(silicon interposer)上达成2.5D的平行排列(side-by-side),以实现较高水準的整合。3D-IC整合则是採用硅穿孔(through-silicon via,TSV)技术,是一种取代传统晶片堆叠打线接合(wire-bonding)步骤的互连新技术。使用TSV可增加晶粒内(inter-die)的通讯频宽、缩小封装结构尺寸 (form factor),并降低多晶片堆叠系统的功耗。
PPM Associates总经理Phil Marcoux表示:「当2D微缩变得不实用后,集合效能、功耗和功能优势的3D-IC整合技术,很自然地便成了半导体科技的发展方向。有些3D-IC整合的优势如提昇复杂度、强化效能,及降低功耗等,都已获得证实;但在3D-IC整合技术成为传统2D架构的商业可行替代方案之前,其他所宣称的优势如改善上市时程、降低风险及成本等则仍有待实现。就3D-IC整合技术应用于半导体产业而言,新思科技所提供之经硅晶验证的EDA及IP解决方案是相当重要的。」
新思科技3D-IC initiative的构想始于半导体装置层级(semiconductor device level)。多晶片堆叠纳入具有不同热膨胀係数(coefficients of thermal expansion,CTE)的各式材质(通常黏合在一起),然而因为热感失谐(thermal mismatch)的缘故,任何温度变化将会产生材质应力(material stress),进而导致硅晶损毁并影响电晶体的效能。此外,TSV、微凸块(microbump)及其他锡焊凸块(solder bump)也会在周遭产生永久应力。新思科技的Sentaurus Interconnect TCAD工具能分析这些影响并在晶片堆叠中形塑TSV,让效能和可靠度达到最佳化。而晶圆厂等半导体公司使用建模结果(modeling result)设计一套特别针对3D-IC整合的设计规则以确保产品的可製造性及信赖度。
新思科技3D-IC initiative的另一部分便是透过全面性EDA解决方案,来实现3D-IC设计:
· DFTMAX测试自动化:为堆叠晶片及TSV提供可测性设计(design-for-test,DFT)
· DesignWare STAR Memory System IP:记忆体测试、诊察暨修復的整合解决方案
· IC Compiler:支援布局与绕线(place-and-route),包括TSV、微凸块、硅基板重布层(redistribution layer,RDL)及讯号路由层(signal routing)、电源网目(mesh)产生及互连检查
· StarRC Ultra寄生析出(parasitic extraction):支援TSV、微凸块、中介(interposer)RDL及讯号路由(signal routing)金属层
· HSPICE及CustomSim电路模拟:多晶片互连分析
· PrimeRail:IR压降(IR-drop)及电磁模拟分析(EM analysis)
· IC Validator:为微凸块及TSV提供设计规则检查(DRC),以及堆叠晶片间布局与线路比对(LVS)的连结性检查
· Galaxy Custom Designer实作解决方案:硅基板RDL、讯号路由及电源网目的客製化编辑
· Sentaurus Interconnect:藉热机应力(thermo-mechanical stress)分析评估用于多晶片堆叠的TSV与微凸块所带来的影响
新思科技设计实作事业群资深副总裁暨总经理Antun Domic表示:「新兴的3D-IC整合技术为想要提升系统效能、缩小封装结构尺寸,及降低功耗的设计团队提供具体的优势。2.5D和3D-IC整合对于延长成熟製程技术的寿命,以及实现高度异质製程技术的集成扮演关键角色,因此在各式应用领域中因摩尔定律所面临到的电晶体不断微缩的问题也将获得满足。藉由让设计人员更有效率地实行多晶片堆叠系统,新思科技3D-IC解决方案可协助用户快速实现创新先进的设计,以满足更快速、更轻薄且功耗更低的产品趋势要求。」
收藏
分享
评分
回复
引用
订阅
TOP
返回列表
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议