数字电源 UCD9224 与UCD7232 应用中输出电压关机负过冲的分析及解决 电源, color

我是MT

作者：Neil Li, Sundy Xu ---China Telecom Application Team，德州仪器

摘要

UCD9224 可以与UCD7232 配合设计非隔离数字电源。在某项目中，采用1 片UCD9224 与4 片UCD7232 设计了四相交错并联输出的数字电源，输出规格为1.0V/80A。在测试中发现，关机时输出电压存在严重的负过冲，幅值可达-380mV。经过仔细定位发现，引起负过冲的根因是UCD9224 进入reset 模式后，SRE_1A 和SRE_1B 引脚变为高阻态，其电压有反弹并下降缓慢。基于此，在SRE_1A 和SRE_1B 引脚各设计一颗下拉电阻，可以给上述两个引脚快速放电，彻底解决负过冲问题。本文对定位过程给予了详细的描述和分析，并最终给出了结论。

1.    数字电源系统设计

某非隔离BUCK数字电源系统的设计基于数字控制器UCD9224与驱动器UCD7232，采用四相并联并配置于交错模式，输入电压为12V，输出电压为1.0V，输出电流最大为80A。

1.1 数字电源系统方框图

UCD9224是内部集成ARM7核的非隔离数字电源控制器，可以灵活的配置为多路或多相模式，并带有PMBUS接口。UCD7232则是与UCD9224配合使用的增强型驱动器，与UCD9224之间有多个信号的交互，完成驱动信号接收，电流采样，故障上报等工作。

图1所示的是该数字电源系统的方框图，包含有1片UCD9224和4片UCD7232，以及功率 MOSFET，输出电感和输出电容等。该系统有两个输入总线，分别是3.3V和12V，其中3.3V用来给UCD9224供电，12V输入到UCD7232和BUCK转换电路，完成到1.0V的转换。该供电架构区别于传统的3.3V由12V通过LDO转换得来的设计。



图 1：数字电源系统框图

1.2 UCD9224与UCD7232的关键信号连接

UCD9224共有4组关键信号与4片UCD7232连接，分别完成电压转换控制，同步整流模式配置和故障上报等功能，下面是这些关键信号的简单介绍：

1）    DPWM：由UCD9224输出到UCD7232，是后级BUCK电路的驱动信号来源。其中， BUCK上管驱动信号与DPWM的逻辑相同，BUCK下管的驱动信号与DPWM的逻辑相反。

2）SRE：由UCD9224输出到UCD7232。当UCD7232的SRE_MODE引脚（图1未示意）上拉至高电平后，UCD7232被配置为同步整流模式。当SRE为高时，BUCK的下管得到相应的驱动信号，该驱动信号由DPWM决定。当SRE为低时，BUCK电路的下管处于关闭状态。

3）FLT：由UCD7232输出到UCD9224。当UCD7232检测到欠压，过流或过温等故障后，FLT引脚变为高，UCD9224识别之后会根据当前配置进行相应处理。

4）CS：由UCD7232 的IMON管脚输出到UCD9224的CS管脚。该信号为输出电流采样信号。

2． 输出电压的负过冲

对该系统做输入关机测试时，如果只关闭3.3V，12V保持不变，发现输出电压有明显的负过冲，幅值超过-300mV。如图2所示，关机时输出电压（1.0V，CH3）的负过冲达到了-380mV，测试条件为输出端空载。




3． 负过冲的定位及原因分析

在定位负过冲的过程中，发现关机时BUCK下管的驱动信号异常，进一步发现SRE信号异常，最终发现根因是SRE_1A信号和SRE_1B信号在关机过程中有反弹并且下降缓慢。

3.1    关机时BUCK下管驱动信号异常

保持输入电压12V不变，当关闭3.3V时，输出电压有很大的负过冲。在空载输出时，输出端亦有负过冲，据此初步判断BUCK下管可能有长时间导通，输出电容电压通过长时间。导通的 BUCK下管泄放到地。而实测试发现，BUCK下管的确如此，如图 3。可以观察到，输出电压下降后，BUCK下管的驱动信号（蓝色线）一直保持为高，时间超过了1s。而BUCK上管的驱动信号（蓝色线）在关机过程中正常，如图 4。




图 3：BUCK 下管驱动信号异常              



图 4：BUCK 上管驱动信号正常

3.2 关机时SRE信号异常

理论分析知，关机时SRE信号会变为低电平，BUCK下管的驱动信号随之也会变为低。而该电源系统关机时BUCK下管的驱动信号一直保持为高，怀疑为SRE信号异常。

实测发现SRE_1B（图5中的CH1；CH2为SRE_MODE信号；CH3为输出电压）在下降过程中出现了反弹，然后缓慢下降。而SRE_2A（图6中的CH1；CH2为SRE_MODE信号；CH3为输出电压）则没有反弹，快速下降到0V。




图 5：SRE_1B 信号异常                     



图 6：SRE_2A 信号正常

进一步详细测试发现，SRE_1A与SRE_1B在下降过程中皆有反弹，信号异常；而SRE_2A与 SRE_3A正常。

3.3    SRE 信号异常的原因分析

图7显示的是SRE_1B（CH3），V33D（CH2，3.3V）和BPCAP（CH1，1.8V）在关机时的波形。可以观察到，在SRE_1B出现反弹时，3.3V下降到了2.8V左右，UCD9224进入了reset模式。



图 7：3.3V 与 SRE 信号

根据UCD9224芯片的硬件设计，其供电电压下降到2.8V时会处于reset模式。而其进入reset模式后，SRE_1A引脚和SRE_1B引脚变更为高阻态，SRE_2A引脚和SRE_3A引脚变为低电平态（被 UCD9224强制拉低到地）。

同时，由于UCD7232芯片内部对SRE管脚有弱上拉（上拉到3.3V），因此，SRE_1A和SRE_1B的电压信号会出现反弹并下降缓慢，而SRE_2A和SRE_3A的电压信号可以迅速下降到0。

4． 解决措施

考虑到SRE_1A和SRE_1B在UCD9224进入reset模式后变为高阻态，引脚电压下降缓慢，因此可以添加下拉电阻以快速拉低上述引脚的电压。下拉电阻的阻值需要小于3.74Kohm，以保证SRE管脚的残留电压低于低电平判定阀值0.9V。

图8显示的是添加两颗下拉电阻（1Kohm）后的关机波形（CH4为SRE_1A；CH1为SRE_1B；CH3为输出电压），负载电流为3A。可以观察到，SRE_1A和SRE_1B在关机过程中没有反弹，而是快速下降到0V。因此，输出电容只通过负载放电，没有负过冲。




图 8：添加下拉电阻后的关机波形图         



图9：空载关机时的输出电压波形

5． 常规供电设计的输出电压负过冲

上述电源系统的特殊之处在于采用了3.3V和12V分开的供电架构。在该应用中，当关闭3.3V后，12V还处于稳定状态，即SRE_1A和SRE_1B进入高阻态后，UCD7232还正常工作，这让BUCK下管长时间导通成为了可能。然而，在采用常规供电设计时，同样会存在负过冲的异常情形。

5.1    常规供电设计及输出电压的负过冲

常规供电架构的设计为3.3V通过LDO由12V转换得来，因此整个电源系统的输入电压只有 12V。图10显示的即为采用常规供电架构设计的数字电源系统框图（局部）。

图9显示的是关闭12V时的关机波形（CH1为输出电压，CH3为SRE_1B），输出端空载。可以观察到，当关机动作发生后（对应于SRE_1B下降到0的时刻），由于是空载，输出电压几乎保持不变；经过大约2.8ms后，SRE_1B又上升，此时，输出电压快速下降到0V，并伴随有负过冲。



图 10：常规供电架构设计（局部）

5.2    输出电压的负过冲分析及结论

基于本文之前的分析，怀疑图9中    SRE_1B下降到0之后的上升依然是因为UCD9224 进入reset模式而使SRE_1B变为高阻导致。基于此，展开测试与分析。

图11测试了关机时12V（CH3），SRE_1B（CH4）和SRE_2A（CH1）的波形。可以观察到，SRE_1B再次变为高的时刻，SRE_2A依然保持为低。

图12测试了关机时V33D（CH4，3.3V），BPCAP（CH1，1.8V）和SRE_1B（CH3）的波形。可以观察到SRE_1B再次变高的时刻，UCD9224的3.3V下降到了2.6V左右，芯片处于reset 模式。

综合上述信息可知，常规供电架构设计中，空载关机时的输出电压负过冲依然是由于 SRE_1A和SRE_1B进入了高阻态导致。为消除该负过冲，同样可以在SRE_1A和SRE_1B引脚添加下拉电阻来完成。



图11：SRE_1B和SRE_2A引脚的波形           



图12：SRE_1B，3.3V和1.8V的波形

5.3    其它规避措施

在关机动作发生后，12V电压逐渐下降，会首先触发欠压保护（欠压保护点由软件设置），系统关机，DPWM和SRE被拉低，输出关闭；随着12V的继续下降，触发UCD7232的欠压保护，FLT引脚变为高，并上报给UCD9224。图13完整的显示了上述过程。（图13的CH4为3.3V电压波形，CH3为SRE_1B引脚信号，CH1为FLT引脚信号）

由该波形可知，SRE_1B再次上升时，由于UCD7232还处于正常工作状态（FLT还为低），因此BUCK下管可以正常导通，造成输出电压的负过冲。如果将系统欠压保护点设置的略低一些，或减缓3.3V的下降速度，以保证UCD9224进入reset模式时，UCD7232已经处于欠压保护状态，则输出电压的负过冲亦可以避免。



图 13：SRE_1B 与 FLT

为减缓3.3V的下降速度，可使用Dropout电压较小的LDO，如TPS79333（VDROPOUT=0.18V）。由图11和图12对比可知，当前方案下使用的LDO具有较大的Dropout 电压（6.9V-2.6V=4.3V）。如使用TPS79333，当UCD7232触发4.1V欠压保护停止工作时，UCD9224仍能得到稳定的3.3V供电，也就避免了进入reset模式。

6． 结论

在只关闭3.3V的应用场景中，输出端无论是否带载，输出电压都会出现负过冲；而在采用常规供电设计的系统中，关闭12V时，如果输出端空载，同样会出现负过冲问题。输出电压负过冲的根因是UCD9224在处于reset模式后，SRE_1A和SRE_1B引脚变为高阻态，其电压有反弹并下降缓慢导致。解决措施是在SRE_1A和SRE_1B引脚各增加一颗下拉电阻。实测发现，该解决措施简单有效。

7． 参考文献

1. UCD9224 datasheet, Texas Instruments Inc.
2. UCD7232 datasheet, Texas Instruments Inc.
3. Using the UCD92xx Digital Point-of-Load Controller Design Guide, Texas Instruments Inc