设计输入方式主要由原理图输入、文本输入方式(也成为HDL输入)和波形图输入。
综合是将HDL语言、原理图等设计输入翻译成由与、或、非门，RAM，触发器等基本逻辑单元组成的逻辑连接〔网表）并根据目标与要求〔约束条件〕优化所生成的逻辑连接,输出.edf或.vqm等标准格式的网表文件，供布局布线器进行实现。除了可以用Quartus II软件的[Analysis&Synthesis]命令综合外，也可使用第三方综合工具，生成与Quartus II软件配合使用的.edf或.vqm文件。
布局布线的输入文件是综合后的网表文件，软件中布同布线包含分析布局布线结果、优化布局布线、增量布局布线和通过反标保留分配等。
时序分析是允许用户分析设计中所有逻辑的时序性能，并协助引导布局布线满足设计中的时序分析要求。在默认情况下，时序分析作为全编译的一部分自动运行，它观察和报告时序信息，如建立时间，保持时间、时钟至输出延时、最大时钟频率以及设计的其他时序特性。可以使用时序分析生成的信息分析、调试和验证设计的时序性能。
仿真分为功能仿真和时序仿真。功能仿真主要是验证电路功能是否符合设计要求；时序仿真包含延时信息，它能较好地反映芯片的设计工作情况。可以使用Quartus II集成的仿真工具仿真。也可以使用第三方工具对设计进行仿真。如Modelsim仿真工具。
编程与配置是在全编译成功后，对Altera器件进行编程或配里，它包括Assemble(生成编程文件)，Programmer(建立包含设计所用器件名称和选项的链式文件)，转换编程文件等。
Quartus II软件的菜单栏主要由文件(File)、编辑(Edit )、视图(View)、工程(Project)、资源分配(Assignments)、操作(Processing)、工具(Tools) 、窗口(Window)和帮助(Help)等9个下拉菜单组成。
| 
