位26:24 | MCO： 微控制器时钟输出 (Microcontroller clock output)
由软件置’1’或清零。
0xx：没有时钟输出；
100：系统时钟(SYSCLK)输出；
101：内部RC振荡器时钟(HSI)输出；
110：外部振荡器时钟(HSE)输出；
111：PLL时钟2分频后输出。
|
位22 | USBPRE：USB预分频 (USB prescaler)
由软件置’1’或清’0’来产生48MHz的USB时钟。在RCC_APB1ENR寄存器中使能USB时钟之前，必须保证该位已经有效。如果USB时钟被使能，该位不能被清零。
0：PLL时钟1.5倍分频作为USB时钟
1：PLL时钟直接作为USB时钟
|
位21:18 | PLLMUL：PLL倍频系数 (PLL multiplication factor)
由软件设置来确定PLL倍频系数。只有在PLL关闭的情况下才可被写入。
注意：PLL的输出频率不能超过72MHz
0000：PLL 2倍频输出 1000：PLL 10倍频输出
0001：PLL 3倍频输出 1001：PLL 11倍频输出
0010：PLL 4倍频输出 1010：PLL 12倍频输出
0011：PLL 5倍频输出 1011：PLL 13倍频输出
0100：PLL 6倍频输出 1100：PLL 14倍频输出
0101：PLL 7倍频输出 1101：PLL 15倍频输出
0110：PLL 8倍频输出 1110：PLL 16倍频输出
0111：PLL 9倍频输出 1111：PLL 16倍频输出
|
位17 | PLLXTPRE：HSE分频器作为PLL输入 (HSE divider for PLL entry)
由软件置’1’或清’0’来分频HSE后作为PLL输入时钟。只能在关闭PLL时才能写入此位。
0：HSE不分频
1：HSE 2分频
|
位16 | PLLSRC：PLL输入时钟源 (PLL entry clock source)
由软件置’1’或清’0’来选择PLL输入时钟源。只能在关闭PLL时才能写入此位。
0：HSI振荡器时钟经2分频后作为PLL输入时钟
1：HSE时钟作为PLL输入时钟。
|
位15:14 | ADCPRE[1:0]：ADC预分频 (ADC prescaler)
由软件置’1’或清’0’来确定ADC时钟频率
00：PCLK2 2分频后作为ADC时钟
01：PCLK2 4分频后作为ADC时钟
10：PCLK2 6分频后作为ADC时钟
11：PCLK2 8分频后作为ADC时钟
|
位13:11 | PPRE2[2:0]：高速APB预分频(APB2) (APB high-speed prescaler (APB2))
由软件置’1’或清’0’来控制高速APB2时钟(PCLK2)的预分频系数。
0xx：HCLK不分频
100：HCLK 2分频
101：HCLK 4分频
110：HCLK 8分频
111：HCLK 16分频
|
位10:8 | PPRE1[2:0]：低速APB预分频(APB1) (APB low-speed prescaler (APB1))
由软件置’1’或清’0’来控制低速APB1时钟(PCLK1)的预分频系数。
警告：软件必须保证APB1时钟频率不超过36MHz。
0xx：HCLK不分频
100：HCLK 2分频
101：HCLK 4分频
110：HCLK 8分频
111：HCLK 16分频
|
位7:4 | HPRE[3:0]： AHB预分频 (AHB Prescaler)
由软件置’1’或清’0’来控制AHB时钟的预分频系数。
0xxx：SYSCLK不分频
1000：SYSCLK 2分频 1100：SYSCLK 64分频
1001：SYSCLK 4分频 1101：SYSCLK 128分频
1010：SYSCLK 8分频 1110：SYSCLK 256分频
1011：SYSCLK 16分频 1111：SYSCLK 512分频
|
位3:2 | SWS[1:0]：系统时钟切换状态 (System clock switch status)
由硬件置’1’或清’0’来指示哪一个时钟源被作为系统时钟。
00：HSI作为系统时钟；
01：HSE作为系统时钟；
10：PLL输出作为系统时钟；
11：不可用。
|
位1:0 | SW[1:0]：系统时钟切换 (System clock switch)
由软件置’1’或清’0’来选择系统时钟源。
00：HSI作为系统时钟；
01：HSE作为系统时钟；
10：PLL输出作为系统时钟；
11：不可用
|
eg: RCC->CFGR=0x00000400; //APB1=DIV2;APB2=DIV1（不分频）;AHB=DIV1（不分频）;
