1. 什么是I/O Tile？ 对Spartan-6系列FPGA来说，一个IO Tile包括2个IOB、2个ILOGIC、2个OLOGIC、2个IODELAY。
图 1Spartan-6系列IO Tile结构图 
图 2Spartan-6 FPGA I/O Banks 1.1. IOB结构介绍 每个IOB包含了输入、输出、三态驱动器；这些驱动器可以配置为不同的电平标准如LVTTL、LVCMOS等；差分IO会用到1个IO Tile里的两个IOB。
每个IOB都被直接连接到了ILOGIC和OLOGIC，ILOGIC和OLOGIC可以被配置成ISERDES或OSERDES,。
图 3基本IOB结构图 1.1.1. IOB内部终端电阻 高速IO电平标准的使用可以优化电平转换特性和信号完整性，在高速IO电平标准中往往需要使用终端电阻。终端电阻的位置应该距离接收器越近越好。
Spartan-6 FPGA为差分IO和单端IO提供了片内终端电阻，这个终端电阻位于IOB内部，使用这些终端电阻，可以避免FPGA外部再引脚处再接电阻。
Spartan-6系列为差分IO提供了100Ω的终端电阻，差分引脚的终端电阻可以通过约束文件使之使能或不使能。
图 4差分引脚使能终端电阻 
图 5差分引脚不使能终端电阻 单端引脚的输入终端电阻和输出阻抗都是可编程控制的，如下图所示：左边FPGA的输出使能了50Ω的输出阻抗，右边的FPGA使能了输入50%分压电阻；在高速接口应用中，使能输出阻抗可以减少电磁反射，Spartan-6系列FPGA输出阻抗可选值为None、25Ω、50Ω、75Ω；输入阻抗可设置为25%、50%、75%分压。
图 6单向SSTL接口使用片上终端电阻 1.1.2. IOB内部可例化的原语 IOB内部有多种输入输出缓冲资源（buffer resource），他们可以原语的形式调用，在Spartan-6系列里，单端IO标准的原语如下5个：
原语
| 功能
| IBUF
| 输入缓冲
| IBUFG
| 时钟输入缓冲
| OBUF
| 输出缓冲
| OBUFT
| 输出三态缓冲
| IOBUF
| 输入输出缓冲
|
同时有7个差分IO标准的原语
原语
| 功能
| IBUFDS
| 输入缓冲
| IBUFGDS
| 时钟输入缓冲
| IBUFDS_DIFF_OUT
| 取反输出缓冲
| IBUFGDS_DIFF_OUT
| 时钟取反输出缓冲
| OBUFDS
| 输出缓冲
| OBUFTDS
| 三态输出缓冲
| IOBUFDS
| 输入输出IO缓冲
|
| 
