基于Xilinx(赛灵思) CPLD的看门狗电路设计(2)
 
- UID
- 852722
|
基于Xilinx(赛灵思) CPLD的看门狗电路设计(2)
3 电路设计 目前,XILINX公司的可编程器件,因其良好的设计平台、安全的加密方法、完整的产品线,而被广泛地应用于各种产品中。下面,以其产品线中的X95系列CPLD为例,具体介绍看门狗电路的设计。

看门狗电路的设计
3.1 分频电路
该电路是由图1中的U1 COUNT5宏单元来完成的,该宏单元的目的是将32768kHz的矩形脉冲通过一个5位的二进制计数器,经32级分频,得到一个1024Hz的方波,也就是周期约为1ms的方波,其仿真波形如图2所示。

看门狗电路的设计
其中,CLKIN为32762Hz方波信号,CLR为分频器清零端,TIMECLK为32分频器的输出端。由该图可见,当CLR为低电平时,分频器工作,CLR为高电平时,分频器清零。 |
|
|
|
|
|