首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

学verilog还是VHDL?

先搞好VHDL吧!
不是吧,许多IC设计的公司都是用verilog来编程.
Verilog 语法简单明了,适合初学者,VHDL语法严谨,但语法架构复杂
先学前者吧,熟一种语言,其它一样。
Verilog 语法简单明了,适合初学者,VHDL语法严谨,但语法架构复杂
先学前者吧,熟一种语言,其它一样。
xue
verilog hao!
VHDL 好啊!!


有没有什么关于 VHDL的好书啊,,介绍下!!
sada
verilog好。
爱我中华,抵制日货。
都要学
清华出版社好像有一本适合初学者的VHDL书还不错可以试试看
且夫,天地为烘炉兮造化为铜
VHDL好象语法更正规一点,比较适合。
反正我学的是VHDL,效果还不错。
偶也是学VHDL的。
进行式。
我学自动化 我要自动化
我们课程设计老师在公司搞这个,他叫我们学习verilog,他说verilog是以后发展的趋势,越来越多的公司用它了
而且在极大规模电路的设计时verilog比VHDL好用
而且我们学起来容易上手
好象做ASIC的更偏向于VERILOG
反正我们这里都是用VERILOG
我给大家一个数据,对比一下,自己选:在美国、日本、我国台湾地区  verilog  ~VHDL
是:80%~20%,但在我国国内还没有明显的差别,今天下午刚看一本书介绍的。
在欧洲VHDL用的最多, 其他地方还是verilog
返回列表