首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

请问MAX+PLUS2中如何产生一个17进制的计数器?

解释的好详细呀。佩服佩服。
__▁▂▃▁__ ﹀    落霞与孤骛齐飞,     ﹀ _▁▂▃__    秋水共长天一色。   __▁▂▁___ ﹀ ﹋ ●      ﹋ ﹀      █▆▅▇▆▅▄▃▄▅▆▄▅▄▃▂▃▄▆▅▇▆▄▅█▇▆▄▂▃▅    -__~~--___-▔~~__--__~~~_---
要不你再发一个到shirley.d1@163.com,sohu的我还是没收到,不知道怎么回事情。太麻烦你了,我都不好意思了:)
收到了,太感谢您了。:)
我重新仿真了一下,这次我的DATA选择的是DEC格式的,看起来是在记数了,结果也是对的,可是我的结果偶数显示全为0,怎么回事,我哪里设置的不对吗?我把结果发到你的邮箱了。
这次我选择的器件是AUTO,前面用的是EPM7128SLC84-6,GRID SIZE 调为100ns,偶数值还是为0,这种问题以前我从来都没遇到过
好了,正常了,我重新加了信号,现在和你的结果一样了,太感谢您了。浪费了您这么多的时间,不好意思
10.2baseline
谢谢,请问你是怎么生成的?我才开始学习CPLD,还有很多东西不明白,我都不知道怎么学,现在就是看看别人的代码,自己写点简单的东东。您能指点一下方向吗?
是个仿真软件吗?类似于symplify吗?他自己生成代码吗?
我在网上查到一个,是FTP的,我不知道怎么下。
你对FPGA很熟吧,我现在还在CPLD的门外徘徊,我不知道从何入手,能指点一下吗?
USB吗?想和你交个朋友,我是重大的
很高兴认识你,你有QQ吗,这个实在太慢了,呵呵
我的地址也是刚才发的邮箱名称
麻烦你 等以下,我着台PC上没有MSN,我正在下
返回列表