刚毕业的大学生们,付老师传授工作经验(CPLD/FPGA/DSP)
- UID
- 121724
- 性别
- 男
|
付老师:
您好.我是一个在读研究生,正在做毕业设计,题目是做一个工程临测器
准备使用s3c44b0+cpld来实现,使用cpld来实现计数、键盘扫描和开关量采集与输出控制,请问电路该如何连接啊?
另外,是否要将cpld的地址空间映射至44b0的某个bank,也就是说是否要将其片选
信号和44b0的GCSn连接?
还有如何读取计数值啊?
现在好迷茫,不知道如何下手做。
谢谢 |
|
|
|
|
|
- UID
- 122056
- 性别
- 男
|
fu老师好:
我对于基于PLD的FPGA/CPLD的设计和开发感兴趣,自己也买了一块Richic的spartan2的开发板玩玩。
因为我是高三学生面临选择专业取向,我想问问你从事这类工作在未来有前途吗?我国国内是否缺少专门的人才?如果我想选择此类专业应该考什么专业,我国那个大学该专业最好? |
|
|
|
|
|
- UID
- 108184
- 性别
- 男
|
89C51
there are many reference books in bookstores.
That is too mature to do it. |
|
|
|
|
|
- UID
- 108732
- 性别
- 男
|
fu老师好:
我对于基于PLD的FPGA/CPLD的设计和开发感兴趣,自己也买了一块Richic的spartan2的开发板玩玩。
因为我是高三学生面临选择专业取向,我想问问你从事这类工作在未来有前途吗?我国国内是否缺少专门的人才?如果我想选择此类专业应该考什么专业,我国那个大学该专业最好?
回复:一:如果你对此感兴趣,可以做这一行,但并不是黄金万两
二:国内并不缺少这类人才
三:学电子工程这个专业 |
|
|
|
|
|
- UID
- 108732
- 性别
- 男
|
89C51
there are many reference books in bookstores.
That is too mature to do it.
any one |
|
|
|
|
|
- UID
- 122136
- 性别
- 男
|
FU老师你好:
我是刚毕业的学生现在有一个项目很棘手,是在FPGA上实现对20bit的数据进行log2的运算精度为16bit,请问有没有相应的算法或者ipcore?谢谢 |
|
|
|
|
|
- UID
- 108732
- 性别
- 男
|
FU老师你好:
我是刚毕业的学生现在有一个项目很棘手,是在FPGA上实现对20bit的数据进行log2的运算精度为16bit,请问有没有相应的算法或者ipcore?谢谢
:你查一查泰勒级数 |
|
|
|
|
|
- UID
- 108732
- 性别
- 男
|
|
|
|
|
|
- UID
- 115233
- 性别
- 男
|
|
|
|
|
|
- UID
- 122317
- 性别
- 男
|
fu_teacher:
你好!
我现在从事单片机开发。在开发大屏幕LED中,前辈们指导我用CPLD来开发,说可以节约大量时间。
我想请教一下。现在对于刚刚入手的人来说,应该从哪几个方面入手比较容易;同时用哪一个公司的CPLD。(因为现在的CPLD就像单片机种类一样,有好几个公司的品牌。)我最主要是朝家电方向发展的! |
|
|
|
|
|
- UID
- 122595
- 性别
- 男
|
fu_teacher:
你好!
我是大四的一名学生,对FPGA/CPLD很感兴趣。
我想请教一下,在FPGA芯片设计中,对于多时钟系统,是否一定要用一个高频系统时钟把其同步化。
如果是,为什么那?用一个高频系统时钟同步化有 什么益处呢?
谢谢.祝10。1假期快乐 |
|
|
|
|
|
- UID
- 115484
- 性别
- 男
|
付老师您好:
我现在大四学生,正找工作。有电子设计比赛的经验。但由于种种原因,没能获国家奖。由于各种政策,保研的希望也没有。请问一下,您认为我现在考研和工作取谁,舍谁? |
|
|
|
|
|
- UID
- 123747
- 性别
- 男
|
大师,你好!
请问大师,在FPGA开发软件方面有没有什么经验之谈?我想搞着方面,而且在电子设计大赛中搞了3月,有一定的基础,但是作为一个本科生,我发现找这方面的工作好困难哦,谢谢大师给点指点。在下感激不尽! |
|
|
|
|
|
- UID
- 108732
- 性别
- 男
|
付老师您好:
我现在大四学生,正找工作。有电子设计比赛的经验。但由于种种原因,没能获国家奖。由于各种政策,保研的希望也没有。请问一下,您认为我现在考研和工作取谁,舍谁?
回复:考研和工作是很难决定的,关键是看你自己的实际情况。
现在的大学生对自己的方向不太会把握,
我建议参加工作一年后再决定是否考验,你会更成熟,更正确 |
|
|
|
|
|
- UID
- 108732
- 性别
- 男
|
fu_teacher:
你好!
我是大四的一名学生,对FPGA/CPLD很感兴趣。
我想请教一下,在FPGA芯片设计中,对于多时钟系统,是否一定要用一个高频系统时钟把其同步化。
如果是,为什么那?用一个高频系统时钟同步化有 什么益处呢?
谢谢.祝10。1假期快乐
回复: 是的,这样的系统更好调试和稳定 |
|
|
|
|
|