chuxuezhe

两种时钟方式：

（1）内部时钟：只需外接晶体振荡器

（2）外部时钟：把外部时钟接至XTAL1/CLKIN脚

2. 外部滤波器电路回路

用来抑制信号的抖动和电磁干扰。

电路中存在大量噪声，通过实验来确定滤波器回路元 件。

chuxuezhe

5. PLL旁路方式

可对片内PLL实现旁路，通过复位时拉低TRST、TMS和

TMS引脚来实现。

此时改变系统时钟的唯一方法是改变输入频率，系统

的时钟与外输入时钟相同。此时，不需滤波器元件。

使用片内时钟： CLKIN的时钟频率4～20MHz

使用片外时钟： CLKIN的时钟频率4～30MHz

（对2407A为40MHz）

chuxuezhe

4.2 看门狗定时器时钟

4.2 看门狗定时器时钟

当时钟 CPUCLK=40MHz, WDCLK来自于：

当时钟 CPUCLK=40MHz, WDCLK来自于：

WDCLK＝CLKOUT/512=78125Hz

WDCLK＝CLKOUT/512=78125Hz

WDCLK是由看门狗定时器的外围器件生成的。

WDCLK是由看门狗定时器的外围器件生成的。

4.3 低功耗模式

有一IDLE（睡眠）指令，可关闭CPU时钟，节约能耗。

当收到一个中断请求或者复位时，CPU会退出睡眠状

态。

chuxuezhe

4.3.1 时钟域

有两个时钟域：

（1）CPU时钟域:包含大部分CPU逻辑的时钟；

（2）系统时钟域：包含外设时钟（来自CLKOUT分频）

和用于CPU中断逻辑的时钟。

IDLE1模式：当CPU进入睡眠状态，CPU时钟域停止，

系统时钟域继续运行。

IDLE2模式：当CPU进入睡眠状态，CPU时钟域和系统

时钟域均停止，进一步降低功耗。

HALT模式：振荡器（即输入到PLL的时钟）和WDCLK被 关闭。

当执行IDLE指令时，系统控制状态寄存器（SCSR1)的

chuxuezhe

13、12位指明进入哪一种低功耗模式。

0 0 CPU进入IDLE1模式

0 1 CPU进入IDLE2模式

1 x CPU进入HALT模式

4.3.2 退出低功耗模式

.复位

复位信号可使器件退出IDLE模式。

2.外部中断

外部中断xINTx可使器件退出低功耗模式，但不能退出 HALT模式。

chuxuezhe

3.唤醒中断

有些外设具有启动器件时钟的能力，然后产生一个中断

去响应一定的外部事件。

4.3.3 片内闪存断电

进入HALT模式之前，片内闪存可以被断电，会使电流消耗到最低。

chuxuezhe

第5章 数字I/O

数字I/O脚有专用和复用。

数字I/O脚的功能通过9个16位控制寄存器来控制。

控制寄存器分为两类：

（1）I/O复用控制寄存器（MCR

X)，来选择I/O脚是外设

功能还是I/O功能。

（2）数据方向控制寄存器（P

XDATDIR)：控制双向I/O

脚的数据和数据方向。

注意：数字I/O脚是通过映射在数据空间的控制寄存器

来控制的，与器件的I/O空间无任何关系。

240X/240XA多达41只数字I/O脚，多数具有复用功能。

chuxuezhe

5.1 数字I/O寄存器简介

I/O复用引脚见下图。

表5-1列出I/O模块中有用的寄存器，地址为：7090h— 709Fh。

注意：映射到数据存储器空间。

当复用I/O脚被配置为外设功能或I/O时，引脚的

状态可通过读I/O数据寄存器来获取。

chuxuezhe

I/O口数据位

读/写 外设

功能

输入 输出

I/O方向位

0-输入

1-输出

0 1 开关控制位

0－I/O功能

1－外设功能

上拉或下拉

（内部）

引脚

chuxuezhe

表5-1 数字I/O控制寄存器

地址 寄存器 功能

7090h MCRA I/O MUX控制寄存器A

7092h MCRB I/O MUX控制寄存器B

7094h MCRC I/O MUX控制寄存器C

7098h PADATDIR I/O端口A数据和方向寄存器

709Ah PBDATDIR I/O端口B数据和方向寄存器

709Ch PCDATDIR I/O端口C数据和方向寄存器

709Eh PDDATDIR I/O端口D数据和方向寄存器

7095h PEDATDIR I/O端口E数据和方向寄存器

7096h PFDATDIR I/O端口F数据和方向寄存器

chuxuezhe

5.2 I/O 端口复用控制寄存器

3个I/O端口复用控制寄存器：MCRA、MCRB、

MCRC。

（1）I/O端口复用控制寄存器A 地址： 7090h

表5-2 I/O端口复用控制寄存器A的配置

位 外设功能 通用I/O

MCRA.0 SCITXD IOPA0

MCRA.1 SCIRXD IOPA1

chuxuezhe

位 外设功能 通用I/O

MCRA.2 XINT1 IOPA2

MCRA.3 CAP1/QEP1 IOPA3

MCRA.4 CAP2/QEP2 IOPA4

MCRA.5 CAP3 IOPA5

MCRA.6 PWM1 IOPA6

MCRA.7 PWM2 IOPA7

MCRA.8 PWM3 IOPB0

MCRA.9 PWM3 IOPB1

MCRA.10 PWM3 IOPB2

MCRA.11 PWM4 IOPB3

MCRA.12 T1PWM/T1CMP IOPB4

MCRA.13 T2PWM/T2CMP IOPB5

MCRA.14 TDIRA IOPB6

MCRA.15 TDIRB IOPB7

chuxuezhe

（2）I/O端口复用控制寄存器B 地址： 7092h

表5-2 I/O端口复用控制寄存器B的配置

位 外设功能 通用I/O

MCRB.0 W/R* IOPC0

MCRB.1 BIO* IOPC1

MCRB.2 SPISIMO IOPC2

MCRB.3 SPISOMI IOPC3

MCRB.4 SPICLK IOPC4

MCRB.5 SPISTE* IOPC5

MCRB.6 CANTX IOPC6

MCRB.7 CANRX IOPC7

chuxuezhe

位 外设功能 通用I/O

MCRB.8 XINT2/ADCSOC IOPD0

MCRB.9 EMU0 保留

MCRB.10 EMU1 保留

MCRB.11 TCK 保留

MCRB.12 TDI 保留

MCRB.13 TDO 保留

MCRB.14 TMS 保留

MCRB.15 TMS2 保留

chuxuezhe

（3） I/O端口复用控制寄存器C 地址：7094h

表5-3 I/O端口复用控制寄存器C的配置

位 外设功能 通用I/O

MCRC.0 CLKOUT IOPE0

MCRC.1 PWM7 IOPE1

MCRC.2 PWM8 IOPE2

MCRC.3 PWM9 IOPE3

MCRC.4 PWM10 IOPE4