《FPGA应用开发入门与典型实例》 第四章4.3.5的实例详解，我照着书上做的，程序如下—— module tryfact;
function [31:0] factorial;
input [3:0] operand;
reg[3:0]index;
begin
factorial=operand?1:0;
for(index=2;index<=operand;index=index+1)
factorial=index*factorial;
end
endfunction reg[31:0]result;
reg[3:0] n;
initial
begin
result=1;
for(n=2;n<=9;n=n+1)
begin
$display("partial result n=%d result=%d",n,result);
result=n*factorial(n)/((n*2)+1);
end
$display("Finalresult=%d",result);
end
endmodule 可是在QUARTERII中编译时，出现了下面的错误—— can't synthesize current design--Top parrtition does not contain any logic。 请问我怎么改变？ | 
