首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

怎么解决频差

怎么解决频差

从外部器件输入的数据速率为10。003k,FPGA内部时钟为10K,用此时钟对数据采样,就会丢位(如果时钟比数据速率稍大,则会多位),怎么解决这个问题呢?愁死了!!!!!!!!
?????????
好象这个论坛看的人多,回的人少。
返回列表